[发明专利]薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法有效
申请号: | 201180055568.8 | 申请日: | 2011-11-10 |
公开(公告)号: | CN103222037A | 公开(公告)日: | 2013-07-24 |
发明(设计)人: | 富安一秀;木村知洋 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;G02F1/1368;G09F9/30;H01L29/786 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 具有 显示装置 制造 方法 | ||
1.一种薄膜晶体管基板,其特征在于:
所述薄膜晶体管基板包括:
基底基板;
在所述基底基板上以相互平行地延伸的方式设置的多个源极配线;
在与所述各源极配线交叉的方向上以相互平行地延伸的方式设置的多个栅极配线;和
在所述各源极配线与所述各栅极配线的每个交叉部设置的薄膜晶体管和像素电极,
所述各薄膜晶体管包括:
由氧化物半导体构成的半导体层;
在该半导体层上相互分离地设置的源极电极和漏极电极;
覆盖这些源极电极与漏极电极之间的半导体层部分的栅极绝缘膜;和
隔着该栅极绝缘膜与所述半导体层重叠的栅极电极,
所述各源极电极与所对应的所述源极配线形成为一体,所述各栅极电极与所对应的所述栅极配线形成为一体,所述各半导体层还延伸至所对应的所述源极配线的下层,
所述各源极配线和各源极电极以及各漏极电极整体配置在所述各半导体层上。
2.如权利要求1所述的薄膜晶体管基板,其特征在于:
所述各像素电极与所对应的所述薄膜晶体管的漏极电极表面连接,
所述各栅极配线和各栅极电极具有多个导电层层叠而成的层叠结构,该多个导电层包括与所述各像素电极由相同材料构成的导电层。
3.如权利要求1所述的薄膜晶体管基板,其特征在于:
所述各栅极配线和各栅极电极以及所述栅极绝缘膜形成为在所述基底基板上的同一部位以同一形状相互重叠。
4.如权利要求1~3中任一项所述的薄膜晶体管基板,其特征在于:
所述各半导体层由铟镓锌氧化物类的氧化物半导体构成。
5.一种显示装置,其特征在于:
包括权利要求1~4中任一项所述的薄膜晶体管基板。
6.一种薄膜晶体管基板的制造方法,其特征在于:
所述制造方法是制造权利要求1所述的薄膜晶体管基板的方法,
所述制造方法包括:
第一图案化工序,在所述基底基板上依次形成由氧化物半导体构成的半导体膜和第一导电膜而形成第一层叠膜,在该第一层叠膜的半导体层形成部位,使用多灰度等级掩模作为第一光掩模,形成源极配线和源极电极以及漏极电极的形成部位比其它部位厚的第一抗蚀剂图案,之后,以该第一抗蚀剂图案为掩模对所述第一层叠膜进行图案化,由此形成所述各源极配线和被与该各源极配线一体的第一导电层覆盖的所述各半导体层;和
第二图案化工序,通过使所述第一抗蚀剂图案退去,使所述源极电极和漏极电极的形成部位以外的第一导电层部分露出,并且仅在所述各源极配线上以及源极电极和漏极电极的形成部位,残留抗蚀剂图案而形成第二抗蚀剂图案,之后,以该第二抗蚀剂图案为掩模对所述第一导电层进行图案化,由此形成所述各源极电极和各漏极电极,
在所述第一图案化工序和第二图案化工序之后,形成所述栅极绝缘膜、各栅极配线和各栅极电极以及各像素电极。
7.如权利要求6所述的薄膜晶体管基板的制造方法,其特征在于,包括:
第三图案化工序,在所述第二图案化工序之后,以覆盖所述各半导体层、各源极配线和各源极电极以及各漏极电极的方式形成所述栅极绝缘膜,在该栅极绝缘膜的与所述各漏极电极的至少一部分重叠的部位以外的部分,使用第二光掩模形成第三抗蚀剂图案,之后,以该第三抗蚀剂图案为掩模对所述栅极绝缘膜进行图案化,由此在该栅极绝缘膜形成到达所述各漏极电极的接触孔;
第四图案化工序,以覆盖所述栅极绝缘膜的方式依次形成第二导电膜和第三导电膜而形成第二层叠膜,在该第二层叠膜的栅极配线和栅极电极以及像素电极的形成部位,使用多灰度等级掩模作为第三光掩模,形成栅极配线和栅极电极的形成部位比其它部位厚的第四抗蚀剂图案,之后,以该第四抗蚀剂图案为掩模对所述第二层叠膜进行图案化,由此形成所述各栅极配线和各栅极电极以及在被第二导电层覆盖的状态下经所述接触孔与漏极电极连接的所述各像素电极;和
第五图案化工序,通过使所述第四抗蚀剂图案退去,使所述各像素电极上的第二导电层露出,并且仅在所述各栅极配线和各栅极电极上残留抗蚀剂图案而形成第五抗蚀剂图案,之后,以该第五抗蚀剂图案为掩模去除所述第二导电层,由此使所述各像素电极露出。
8.如权利要求6所述的薄膜晶体管基板的制造方法,其特征在于,包括:
第三图案化工序,在所述第二图案化工序之后,以覆盖所述各半导体层、各源极配线和各源极电极以及各漏极电极的方式依次形成栅极绝缘膜和第二导电膜而形成第二层叠膜,在该第二层叠膜的栅极配线和栅极电极的形成部位,使用第二光掩模形成第三抗蚀剂图案,之后,以该第三抗蚀剂图案为掩模对所述第二层叠膜进行图案化,由此在所述基底基板上的同一部位按照以同一形状相互重叠的方式形成所述各栅极配线和各栅极电极以及所述栅极绝缘膜;和
第四图案化工序,以覆盖所述各栅极配线和各栅极电极以及栅极绝缘膜的方式形成第三导电膜,在该第三导电膜的像素电极形成部位,使用第三光掩模形成第四抗蚀剂图案,之后,以该第四抗蚀剂图案为掩模对第三导电膜进行图案化,由此形成所述各像素电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180055568.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造