[发明专利]用于处理集群的控制节点

说明书

技术领域

本发明一般涉及处理器，并且更具体地，涉及处理集群。

背景技术

图1是描述执行速率的加速比相对多核系统（从2核变化到16核）的并行开销的图示，其中加速比是单处理器执行时间除以并行处理器执行时间。可以看到，并行开销必须接近于零以从大量的核中获取显著效益。但是，由于并行程序之间存在任何交互时的开销会趋于很高，因此对于除了完全解耦的程序之外的任何程序而言，有效地使用多于一个或两个的处理器通常是很困难的。因此，需要一种改进的处理集群。

发明内容

因此，本公开的实施例提供一种装置。该装置的特征为：消息总线（1420）；以及控制节点（1406），控制节点（1406）具有：主机接口（1405），其配置成与主机处理器（1316）通信；多个分区消息流水线（6134-1到6134-R、6136-1到6136-R和6138-1到6138-R），其每个耦合到消息总线（1420）；耦合到消息总线（1420）的加载/存储消息流水线（6134-（R+2）、6136-（R+2）和6138-（R+2））；消息队列（6102），其被耦合到每个分区消息流水线（6134-1到6134-R、6136-1到6136-R和6138-1到6138-R）、加载/存储消息流水线（6134-（R+2）、6136-（R+2）和6138-（R+2））和主机接口（1405）；顺序处理器（6140），其耦合到每个分区消息流水线（6134-1到6134-R、6136-1到6136-R和6138-1到6138-R）和加载/存储消息流水线（6134-（R+2）、6136-（R+2）和6138-（R+2））；以及控制节点存储器（6114），其耦合到主机接口（1405）和消息队列（6102）。

附图说明

图1是多核加速比参数的图形；

图2是根据本公开的一个实施例的系统的图示；

图3是根据本公开的一个实施例的片上系统（SOC）的图示；

图4是根据本公开的一个实施例的并行处理集群的图示；

图5和图6是控制节点的示例图；

图7是从属方和支配方之间的协议示例的时序图；

图8是消息的图示；

图9是终止消息的格式的示例；

图10是终止消息处理流程的示例；

图11是控制节点以“封装”形式发送写入条目的图示；

图12是一般包括头部和消息载荷的动作或消息的图示；以及

图13是控制节点存储器的特殊动作更新消息的图示。

具体实施方式

在图2中，可以看到执行并行处理的SOC应用的示例。在该示例中，示出成像装置1250，该成像装置1250（例如，其可以是移动电话或者照相机）一般包括图像传感器1252、SOC1300、动态随机访问存储器（DRAM）1254、闪存（FMEM）1256、显示器1526和电源管理集成电路（PMIC）1260。在操作中，图像传感器1252能够捕获SOC1300和DRAM1254可以处理并存储在非易失性存储器（即，闪存1256）中的图像信息（其可以是静止图像或视频）。此外，存储在闪存1256中的图像信息可以通过使用SOC1300和DRAM1254显示在显示器1258上。并且，成像装置1250通常是便携的，并且包括作为电源的电池；PMIC1260（其可由SOC1300控制）可以协助调节电源使用以延长电池寿命。