[发明专利]一种用于处理集群的共享功能存储器电路

说明书

技术领域

本公开涉及处理器，更具体地涉及处理集群（processing cluster）。

背景技术

图1示出描述多核系统（在2个到16个核的范围）的执行速率的加速比与并行开销的图，其中加速比是单处理器执行时间除以并行处理器执行时间。如图所示，并行开销必须接近零才能从大量核中获得显著的益处。但是，由于如果并行程序之间有任何交互则开销倾向于非常高，所以除了完全解耦程序之外，通常很难有效使用多于一个或两个处理器。因此，需要一种改进的处理集群。

发明内容

因此，本发明的实施例提供用于执行并行处理的装置。该装置具有消息总线（1420）；数据总线（1422）；和共享功能存储器（1410），其中共享功能存储器具有：耦合至数据总线（1422）的数据接口（7620,7606,7624-1到7624-R）；耦合至消息总线（1420）的消息接口（7626）；耦合至数据接口（7620,7606,7624-1到7624-R）的功能存储器（7602），其中功能存储器（7602）实施查找表（LUT）和直方图；耦合至数据接口（7620,7606,7624-1到7624-R）的矢量存储器（7603），其中矢量存储器（7603）支持使用矢量指令的操作；耦合至矢量存储器（7603）的单输入多数据（SIMD）数据通路（7605-1到7605-Q和7607-1到7607-P）；指令存储器（7616）；数据存储器（7618）；和耦合至数据存储器（7616）的处理器（7614）。

附图说明

图1是多核加速比参数的图；

图2是根据本公开实施例的系统的图；

图3是根据本公开实施例的SOC的图；

图4是根据本公开实施例的并行处理集群的图；

图5是共享功能存储器的方框图；

图6是共享功能存储器的SIMD数据通路的图；

图7是一个SIMD数据通路的一部分的图；

图8是地址信息的示例；

图9和图10是对于明确位于源程序中的矢量和数组执行的寻址的示例；

图11是程序参数的示例；

图12是水平分组如何存储在功能存储器上下文（context）中的示例；和

图13是SFM数据存储器的结构的示例。

具体实施方式

在图2中可以看到执行并行处理的SOC（片上系统）的应用示例。在这个示例中，示出了成像设备1250，该成像设备1250（其可以是例如手机或照相机）一般包含图像传感器1252、SOC1300、动态随机存取存储器（DRAM）1254、闪存1256、显示器1526和电源管理集成电路（PMIC）1260。在操作中，图像传感器1252能够捕获图像信息（可以是静态图像或视频），图像信息可以由SOC1300和DRAM1254处理，并且存储在非易失性存储器中（即闪存1256）。此外，存储在闪存1256中的图像信息可以通过利用SOC1300和DRAM1254经过显示器1258显示给用户。而且，成像设备1250有时是便携式的，其包括作为电源的蓄电池；PMIC1260（可以受SOC1300控制）可以有助于调节功率使用，从而延长电池寿命。

在图3中，描述了根据本发明实施例的片上系统或SOC1300的示例。该SOC1300（通常是集成电路或IC，诸如OMAP^TM）一般包含处理集群1400（其一般执行上述的并行处理）和提供宿主环境（以上述描和参考的）的主机处理器1316。主机处理器1316可以是宽（即32位、64位等等）RISC处理器（诸如ARM Cortex-A9），并且主机处理器1316可以经过主机处理器总线或HP总线1328与总线仲裁器1310、缓冲器1306、总线桥1320（其允许主机处理器1316通过接口总线或Ibus1330访问外围接口1324）、硬件应用编程接口（API）1308和中断控制器1322通信。处理集群1400一般通过处理集群总线或PC总线1326与功能电路1302（其可以是例如电荷耦合设备或CCD接口，并且可以与芯片外设备通信）、缓冲器1306、总线仲裁器1310和外围接口1324通信。利用该配置，主机处理器1316能够通过API1308提供信息（即将处理集群1400配置为符合期望的并行实现方式），同时处理集群1400和主机处理器1316可以直接访问/存取闪存1256（通过闪存接口1312）和DRAM1254（通过存储控制器1304）。另外，通过联合测试行动小组（JTAG）接口1318可以执行测试和边界扫描。