[发明专利]用于处理集群的加载/存储电路

说明书

技术领域

本发明一般涉及处理器，并且更具体地，涉及处理集群。

背景技术

图1是描述执行速率的加速比相对多核系统（从2核变化到16核）的并行开销的图示，其中加速比是单处理器执行时间除以并行处理器执行时间。可以看到，并行开销接近于零以从大量的核中获取显著效益。但是，由于并行程序之间存在任何交互时的开销会趋于很高，因此对于除了完全解耦的程序之外的任何程序而言，有效地使用多于一个或两个的处理器通常是很困难的。因此，需要一种改进的处理集群。

发明内容

因此，本公开的实施例提供一种用于执行并行处理的装置。该装置的特征在于：消息总线（1420）；数据总线（1422）；以及加载/存储单元（1408），该加载/存储单元（1408）具有：配置为与系统存储器（1416）通信的系统接口（5416）；耦合到数据总线（1422）的数据接口（5420）；耦合到消息总线（1420）的消息接口（5418）；指令存储器（5405）；数据存储器（5403）；耦合到数据接口（5420）的缓冲器（5406）；耦合到消息接口（5418）的线程调度电路（5401，5404）；耦合到数据存储器（5403）、缓冲器（5406）、指令存储器（5405）、线程调度电路（5401，5404）以及系统接口（5416）的处理器（5402）。

附图说明

图1是多核加速比参数的图形；

图2是根据本公开一个实施例的系统的图示；

图3是根据本公开的一个实施例的片上系统（SOC）的图示；

图4是根据本公开的一个实施例的并行处理集群的图示；

图5是全局加载/存储（GLS）单元的示例图；

图6是GLS处理器的概念操作图；

图7和图8示出GLS单元的数据流的示例图；

图9是GLS单元的更加详细的示例图；

图10是示出GLS单元的标量逻辑的图示。

具体实施方式

在图2中，可以看到执行并行处理的SOC应用的示例。在该示例中，示出成像装置1250，该成像装置1250（例如，其可以是移动电话或者照相机）一般包括图像传感器1252、SOC1300、动态随机访问存储器（DRAM）1254、闪存（FMEM）1256、显示器1526和电源管理集成电路（PMIC）1260。在操作中，图像传感器1252能够捕获SOC1300和DRAM1254可以处理并存储在非易失性存储器（即，闪存1256）中的图像信息（可以是静止图像或视频）。此外，存储在闪存1256中的图像信息可以通过使用SOC1300和DRAM1254显示在显示器1258上。并且，成像装置1250通常是便携的，并且包括作为电源的电池；PMIC1260（其可由SOC1300控制）可以协助调节电源使用以延长电池寿命。

在图3中，根据本公开的一个实施例描绘了片上系统或SOC1300的示例。此SOC1300（通常为诸如OMAP^TM的集成电路或IC）一般包括处理集群1400（其一般执行上述并行处理）和提供宿主环境（上面描述和引用的）的主机处理器1316。该主机处理器1316可以是宽（即，32位、64位等）RISC处理器（诸如，ARM Cortex-A9）并且与总线仲裁器1310、缓冲器1306、总线桥1320（其允许主机处理器1316通过接口总线或I总线1330访问外围接口1324）、硬件应用编程接口（API）1308以及中断控制器1322在主机处理器总线或HP总线1328上通信。处理集群1400通常与功能电路1302（例如，其可以是已充电的耦合装置或CCD接口并且其可以与片外装置通信）、缓冲器1306、总线仲裁器1310以及外围接口1324通过处理集群总线或PC总线1326进行通信。以此配置，主机处理器1316能够通过API1308提供信息（即，配置处理集群1400以符合所需的并行实现），而处理集群1400和主机处理器1316都可以直接访问闪存1256（通过闪存接口1312）和DRAM1254（通过存储控制器1304）。此外，通过联合测试行动组（JTAG）接口1318可以进行测试和边界扫描。