[发明专利]提供每内核电压和频率控制

说明书

背景技术

在基于计算机的系统的所有部分都需要考虑功率和热管理问题。虽然在服务器领域，电成本驱动对低功率系统的需要，但在移动系统中，电池寿命和热限制使得这些问题相关。优化系统使其以最小功耗获得最大性能，这通常是利用操作系统（OS）或系统软件控制硬件元件完成的。大部分现代OS使用高级配置和电源接口（ACPI）标准（例如，2006年10月10日公布的Rev.3.0b）来优化这些领域内的系统。ACPI实施允许处理器内核处于不同的省电状态（也称为低功率或空闲状态），通常被称为所谓的C1到Cn状态。对于封装级别（package-level）的省电存在类似的封装C状态，但是不是OS可见的。

当内核是活跃的时，其在所谓的C0状态运行；当内核是空闲的时，其可以处于内核低功率状态，所谓的内核非零C状态。内核C1状态表示低功率状态，其具有最低的省电但是能立即进入和退出；而扩展深-低功率状态（例如，C3）表示静态功耗可忽略的功率状态，但是进入/退出该状态以及响应活动（即，返回到C0）的时间较长。

除了省电状态，在ACPI中也提供了性能状态或所谓的P状态。这些性能状态可以允许控制性能-功率级别，同时内核处于活跃状态（C0）。通常，多个P状态是可用的，即从P0-PN。一般而言，ACPI P状态控制算法将优化功耗而不影响性能。对应于P0的状态可以以用于内核的最大电压和频率组合操作内核，而每个P状态（例如P1-PN）以不同的电压和/或频率组合操作内核。这样，当处理器活跃时，基于处理器的使用可以发生性能和功耗的平衡。虽然在活跃模式期间可以使用不同的P状态，但是用于不同内核的独立P状态不能以多内核处理器的不同电压和频率操作，因此，由于最多所有的活跃内核能够以不同频率操作，但是它们必须都共享相同的电压，所以不能在获得优选的省电的同时达到期望的性能级别。

附图说明

图1为根据本发明的一个实施例的系统的框图。

图2为根据本发明的一个实施例的方法的流程图。

图3为根据本发明的另一实施例的方法的流程图。

图4为根据本发明的实施例的处理器的框图。

图5为根据本发明的实施例的处理器内核的框图。

图6为根据本发明的实施例的系统的框图。

具体实施方式

在各种实施例中，具有多内核结构的处理器可以例如根据ACPI规范提供每内核的功率-性能（P）状态的控制。这样，能够实现对功耗和性能的更好控制。例如，在多内核处理器中，仅能够使得少数内核在热约束环境下以较高内核频率运行，使得在执行期望的工作负载的同时能减少功耗以及因此降低温度。

因此，在各种实施例中，处理器内的多个内核的每一个都被控制以不同的电压和/或频率操作。这样，可以在多个内核上执行不对称的工作负载，以提供确定的性能。但是本发明的范围并不局限于此，在一些实施例中，可以利用完全集成电压调节器（FIVR）实施来实现独立电压/频率控制，在所述FIVR实施中处理器内的每个内核均具有其自己的电压调节器。也就是说，包括多个内核的单个半导体管芯可以进一步包括多个独立的电压调节器，每个电压调节器与给定的内核相关联。此外，可以设置一个或多个额外的电压调节器，用于与处理器内的其它部件（例如，非内核逻辑、存储器控制逻辑、功率控制单元等）一起使用。自然，在一些实施例中，单个电压调节器可以与一个或多个内核和/或处理器的其它部件相关联。在一个实施例中，可以为处理器的非内核电路提供专用电压调节器，其将允许非内核以不同的电压和频率运行。对于计算中心工作负载，非内核能够以较低的电压和频率运行，导致向套接字级别的较高内核频率应用省电。对于存储器和IO密集工作负载，非内核能够以较高电压和频率运行，同时内核能够以较低电压/频率运行，补偿非内核中的较高功率。

在一些实施例中，ACPI表可以扩展为包括关于这些单个集成电压调节器的信息以使能每内核P状态控制。例如，可以使用4位字段来传递P状态信息并将其进行映射以控制用于每个调节器的电压逻辑。因此，利用本发明的实施例，可以控制每个内核以不同频率和/或电压操作用于不对称工作负载。作为一个例子，能够控制多个内核中的一个或几个以较高的频率和/或电压操作，同时控制剩余的内核以较低电压/频率组合操作，从而保留在给定的热设计功率（TDP）范围内。这样，对于给定的工作负载能够实现确定的且优选的性能功能选择。