[发明专利]使用低压外延硅以实现低漏极源极导通电阻(RDSON)的场效晶体管无效
申请号: | 201180056218.3 | 申请日: | 2011-11-21 |
公开(公告)号: | CN103238207A | 公开(公告)日: | 2013-08-07 |
发明(设计)人: | 格雷戈里·迪克斯;帕姆·莱瑟伍德 | 申请(专利权)人: | 密克罗奇普技术公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 沈锦华 |
地址: | 美国亚*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 低压 外延 实现 低漏极源极导 通电 rdson 晶体管 | ||
1.一种用于在衬底上形成外延层的方法,所述方法包括以下步骤:
形成重度掺杂的硅衬底;
在次大气压下在所述重度掺杂的硅衬底上沉积外延层;以及
通过离子植入将掺杂剂植入至所述外延层中以形成轻微掺杂的外延层。
2.根据权利要求1所述的方法,其中所述外延层具有约1.0微米至2.0微米的厚度。
3.根据权利要求1所述的方法,其中所述外延层具有约1.5微米至2.0微米的厚度。
4.根据权利要求1所述的方法,其进一步包括以下步骤:
对所述硅衬底及轻微掺杂的外延层进行植入及退火。
5.根据权利要求4所述的方法,其进一步包括:
在所述外延层中形成高崩溃电压功率场效晶体管FET,其中所述衬底的所述掺杂及所述外延层的所述厚度及掺杂提供所述功率FET的低导通电阻。
6.根据权利要求1所述的方法,其中所述外延层经轻微掺杂。
7.根据权利要求6所述的方法,其中无掺杂剂被添加以用于沉积所述外延层。
8.根据权利要求1所述的方法,其中所述衬底是以约10+19至10+20的浓度掺杂。
9.根据权利要求1所述的方法,其中所述低压高达50,000(五万)帕。
10.根据权利要求9所述的方法,其中所述低压为2660帕。
11.一种半导体装置,其包括:
重度掺杂的硅衬底;
外延层,其在次大气压下沉积于所述重度掺杂的硅衬底上,其中通过离子植入将掺杂剂植入至所述外延层中以形成轻微掺杂的外延层。
12.根据权利要求11所述的半导体装置,其中所述外延层具有约1.0微米至2.0微米的厚度。
13.根据权利要求11所述的半导体装置,其中所述外延层具有约1.5微米至2.0微米的厚度。
14.根据权利要求11所述的半导体装置,其中所述硅衬底及所述轻微掺杂的外延层经植入及退火。
15.根据权利要求14所述的半导体装置,其中高崩溃电压功率场效晶体管FET形成于所述外延层中,其中所述衬底的所述掺杂及所述外延层的所述厚度及掺杂提供所述功率FET的低导通电阻。
16.根据权利要求11所述的半导体装置,其中所述外延层经轻微掺杂。
17.根据权利要求16所述的半导体装置,其中无掺杂剂被添加以用于所述经沉积的外延层。
18.根据权利要求11所述的半导体装置,其中所述衬底是以约10+19至10+20的浓度掺杂。
19.根据权利要求11所述的半导体装置,其中所述次大气压高达50,000(五万)帕。
20.根据权利要求19所述的半导体装置,其中所述次大气压为2660帕。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司,未经密克罗奇普技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180056218.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造