[发明专利]流水线式连续时间西格玛德尔塔调制器

说明书

技术领域

本发明涉及数据转换器，更具体地涉及连续时间（CT）西格玛-德尔塔调制器（SDM）或西格玛-德尔塔模数转换器（ADC）。

背景技术

图1中，参考数字100通常表示流水线式离散时间（DT）SDM。通过DT数据转换器，模拟输入信号（例如信号AIN）由采样保持（S/H）电路（例如S/H电路102）在离散的时间点或采样时刻被采样，然后样本被转换为数字式的。此处，在流水线配置中使用两个SDM级104-1和104-2对每个样本进行转换。级104-1和104-2分别包括求和电路116-1/118-1或116-2/118-2，延迟电路120-1或120-2，量化器122-1或122-2，数字低通滤波器（LPF）124-1或124-2以及数模转换器（DAC）128-1或128-2。另外，级104-1还包括数字滤波器126。在级104-1和104-2之间，还有若干其他组件，用于使级104-1和104-2作为流水线操作；也就是说，这些组件是延迟电路108，求和电路110，放大器112和114，模拟LPF以及数字输出电路106。

在操作中，DT SDM100将模拟输入信号AIN转换为数字输出信号DOUT。为了完成这一操作，模拟输入信号AIN的采样（通过S/H电路102）被提供给级104-1，其中使用传统的西格玛-德尔塔调制将采样转换为数字式的。同样的采样被提供给延迟电路108，以便为级104-1提供足够的时间执行数据转换。求和电路110确定数据转换（来自DAC128-1）和采样的模拟输入信号AIN（来自延迟电路108）的差值模拟表示或余量。该余量经过放大器112和114和模拟LPF113放大和滤波后提供给级104-2。级104-2可以使用传统的西格玛-德尔塔调制将余量转化为数字。然后数字输出电路根据每个流水线104-1和104-2的输出产生数字输出信号DOUT。

然而，这个结构与CT西格玛-德尔塔调制不相容。对于DT西格玛-德尔塔调制，在转换过程中，由于S/H电路102保持采样的模拟输入信号AIN，因此到达级（即104-1和104-2）的输入是恒定的。与此相反，进入流水线级的输入会变化。参考DT SDM100，其特定地采用延迟电路108以使级104-1和104-2对相同的采样执行西格玛-德尔塔调制。如果删除S/H电路102以直提供连续变化的信号（即模拟输入信号AIN）给级104-1和延迟电路108，则DT SDM100将无法正常工作。

在美国专利5729230、6788232、7460046和7486214中公开了一些其他传统电路。

发明内容

一种示例实施例提供装置，其包括接收模拟输入信号的第一连续时间（CT）西格玛-德尔塔调制器（SDM）；与第一CT SDM联接的数模转换器（DAC）；接收模拟输入信号并与DAC联接的第一求和电路，其中第一求和电路确定模拟输入信号和DAC输出的差值；与求和电路联接的放大器，其中放大器具有第一增益并包括滤波器；与放大器联接的第二CT SDM；与第二CT SDM联接的数字增益电路，其中数字增益电路具有第二增益，其中第二增益约等于第一增益的倒数，并且其中放大器、第二CT SDM以及DAC都有第一传递函数；与第一CT SDM联接的数字滤波器，其中数字滤波器具有第二传递函数，其中第二传递函数基本上与第一传递函数匹配；以及与数字滤波器和数字增益电路联接的第二求和电路。

根据示例实施例，其中DAC还包括具有第三增益的第一DAC，并且其中数字滤波器具有第四增益，另外，其中第二CT SDM还包括：与放大器联接的第三求和电路、与第三求和电路联接的SDM滤波器、与SDM滤波器联接的量化器以及与量化器和第三求和电路联接的第二DAC，其中第三求和电路确定放大器输出和第二DAC输出的差值，其中第二DAC具有第五增益，并且其中第三增益和第五增益的比值约等于第四增益。

根据示例实施例，SDM滤波器和量化器还包括第一SDM滤波器和第一量化器，并且该第一CT SDM还包括：接收模拟输入信号的第四求和电路、与第四求和电路联接的第二SDM滤波器、与第二SDM滤波器联接的第二量化器以及与第二量化器和第四求和电路联接的第二DAC，其中第四求和电路确定模拟输入信号和第二DAC输出的差值。

根据示例实施例，该装置还包括：接收模拟输入信号并与第一求和电路联接的模拟延迟线路，以及连接在第一CT SDM和第一DAC之间的数字预测器。

根据示例实施例，该装置还包括接收模拟输入信号并与第四求和电路联接的模拟预测器。