[发明专利]高速内存系统

权利要求书

1.一种具有高速串行通信的基于闪存的内存模块，包括：

多个输入/输出（I/O）模块，每一个I/O模块被配置成通过一个或多个外部通信链路与外部装置通信；

多个基于闪存的内存卡，每一个基于闪存的内存卡包括多个闪存式内存装置，每一个闪存式内存装置具有物理内存空间，其被划分成块，每一个块进一步被划分成页面，每一个页面代表单独的可寻址内存位置，在该位置上执行内存操作，在一个块组群中可同时擦除多个这样的内存位置；以及

多个纵横交换元件，每一个纵横交换元件被连接至所述基于闪存的内存卡中相应的一个内存卡上，并且被配置成使所述I/O模块中的每一个I/O模块与所述基于闪存的内存卡中所述相应的一个内存卡进行通信；

其中，每一个I/O模块通过高速串行通信链路被连接至每一个纵横交换元件，每一个高速串行通信链路使每一个I/O模块向每一个纵横交换元件发送代表命令、指令和/或数据的比特和从每一个纵横交换元件接收代表命令、指令和/或数据的比特；并且

其中，每一个纵横交换元件通过多个并行通信链路被连接至所述基于闪存的内存卡中所述相应的一个内存卡上，每个并行通信链路将一个纵横交换元件连接至所述基于闪存的内存卡中的所述相应的一个内存卡的所述闪存式内存装置中的一个闪存式内存装置上。

2.如权利要求1所述的基于闪存的内存模块，其中，由所述I/O模块发送的代表命令、指令和/或数据的所述比特是直接内存访问（DMA）请求的一部分，这样的DMA请求包括读取-修改-写入DMA请求。

3.如权利要求1所述的基于闪存的内存模块，其中，所述I/O模块被配置成通过所述一个或多个外部通信链路与所述外部装置通信，所述一个或多个外部通信链路使用高速通信协议，其包括以下协议中的一个：光纤信道、无限带宽、以太网，以及前面板数据端口。

4.如权利要求3所述的基于闪存的内存模块，其中，每个I/O模块包括高速接口，其被配置成使所述I/O模块通过所述一个或多个外部通信链路与所述外部装置通信，所述一个或多个外部通信链路使用所述高速通信协议。

5.如权利要求4所述的基于闪存的内存模块，其中，每个I/O模块进一步包括高速控制器，其具有多个多千兆位收发器，被连接至所述I/O模块的每一个高速串行通信链路使用一个多千兆位收发器，每一个I/O模块被配置成使用所述多千兆位收发器向每一个纵横交换元件发送代表命令、指令和/或数据的所述比特，和从每一个纵横交换元件接收代表命令、指令和/或数据的所述比特。

6.如权利要求5所述的基于闪存的内存模块，其中，每一个I/O模块进一步包括CPU和共享交换元件，所述共享交换元件被配置成调节所述CPU、经由所述一个或多个外部通信链路的所述外部装置，以及所述多千兆位收发器之间的通信。

7.如权利要求1所述的基于闪存的内存模块，其中，每一个纵横交换元件包括高速控制器，其具有多个多千兆位收发器，被连接至所述纵横交换元件的每一个高速串行通信链路使用一个多千兆位收发器，每一个纵横交换元件被配置成使用所述多千兆位收发器向每一个I/O模块发送代表命令、指令和/或数据的所述比特，和从每一个I/O模块接收代表命令、指令和/或数据的所述比特。

8.一种可扩展高速内存卡，包括：

印刷电路板（PCB）；

接口电路，其被安装到所述PCB上并被配置成使所述高速内存卡通过一个或多个高速串行通信链路从一个或多个外部装置接收代表指令、命令、和/或数据的比特；

多个内存装置，其被安装到所述PCB上，每一个内存装置具有在其中执行内存操作的物理内存空间；以及

控制器，其被安装到所述PCB上并被连接至所述接口电路和所述多个内存装置，所述控制器被配置成控制所述接口电路和所述内存装置之间的通信以执行所述内存操作；

其中，所述接口电路通过多个高速串行通信线被连接至所述控制器，每一个高速串行通信线对应于所述高速串行通信链路中的一个；并且

其中，所述控制器通过预定数量的并行通信线被连接至所述多个内存装置，所述控制器被配置成将来自所述高速串行通信链路的代表命令、指令和/或数据的所述比特从串行格式转换成并行格式。