[发明专利]叠层陶瓷电子元件及其制造方法有效
申请号: | 201180056784.4 | 申请日: | 2011-11-08 |
公开(公告)号: | CN103229260A | 公开(公告)日: | 2013-07-31 |
发明(设计)人: | 和田博之;平田阳介;平松隆;齐藤义人;辻英昭;鹈饲洋行 | 申请(专利权)人: | 株式会社村田制作所 |
主分类号: | H01G4/30 | 分类号: | H01G4/30;H01G4/12 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 樊建中 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 陶瓷 电子元件 及其 制造 方法 | ||
1.一种叠层陶瓷电子元件,其包含叠层体,该叠层体具有层叠的多个陶瓷层及位于上述陶瓷层间的内部电极,
在上述内部电极中,形成有由陶瓷构成的多个柱状物,柱状物的基端位于上述陶瓷层与上述内部电极的界面,且其顶端位于上述内部电极中,
使上述内部电极从通过沿叠层方向研磨上述叠层体而获得的研磨剖面露出后,通过一面将焦点对准以化学蚀刻溶解并去除上述内部电极后的状态下的上述研磨剖面、一面使用电子显微镜进行观察的观察方法进行观察时,
(1)上述柱状物的上述基端与上述陶瓷层接合,以上述基端与上述陶瓷层的接合点为基点时,上述顶端位于上述内部电极之厚度的20%以上且90%以下的范围内,
(2)在自上述基端至上述顶端的50%以上的部分,上述柱状物的宽度为0.8μm以下,
(3)在存在有各上述内部电极的部分,上述柱状物的存在比率是每10μm长度中为1个以上。
2.如权利要求1所述的叠层陶瓷电子元件,其中在上述内部电极中,进而形成有贯通该内部电极的由陶瓷构成的贯通体,当以上述观察方法进行观察时,上述贯通体的占有面积与上述内部电极的占有面积之比率为3%以下。
3.如权利要求1或2所述的叠层陶瓷电子元件,其中上述柱状物的主成分及上述陶瓷层的主成分均为钛酸钡系化合物。
4.如权利要求1至3中任一项所述的叠层陶瓷电子元件,其中上述内部电极的主成分为镍。
5.一种叠层陶瓷电子元件的制造方法,其包含如下步骤:
准备未烧制叠层体的步骤,该未烧制叠层体包含层叠的多个未烧制陶瓷层、和位于上述未烧制陶瓷层间的将成为内部电极的导电性膏膜;和
烧制步骤,其用以使上述未烧制叠层体烧结,
在构成上述导电性膏膜的导电性膏中含有陶瓷粉末,
上述烧制步骤包含热处理的步骤,该热处理步骤中使自室温至最高温度的平均升温速度为40℃/秒以上的温度分布下进行热处理。
6.如权利要求5的叠层陶瓷电子元件的制造方法,其中上述导电性膏中含有的上述陶瓷粉末的平均粒径为0.2μm以下。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所,未经株式会社村田制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180056784.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电荷保持介质的制造方法
- 下一篇:信号处理设备、信号处理方法以及信号处理程序