[发明专利]用于XDSL电缆的串扰模拟器

说明书

技术领域

本发明涉及用于包括多条线的电缆的串扰模拟器，所述多条线中的每条线对应于所述串扰模拟器的印刷电路板PCB上的不同的模拟路径，每个模拟路径包括与第二分段串联连接的第一分段，并且所述多条线的所有模拟路径被布置为在预定的交叉点处在不同的层上彼此交叉。

背景技术

当需要在实验室中测试多个干扰器的动态串扰对通信产品的影响时，通常必须使用真实的电缆，优选xDSL电缆。

使用真实电缆的缺点是基于不同测试实验室的环境不可重现。这会损害性能依赖于真实电缆的特性的装备的多点或平行测试。此外，配置各种部署场景的灵活性受限于真实电缆，阻碍了对实际应用中出现的特定测试条件的模拟。

这能够通过使用借助耦合元件实现的串扰模拟器平台来解决。

这样的串扰模拟器平台通常具有如图1所示的矩阵的形状，其中电缆中的一条线对应于一条模拟路径，该模拟路径具有第一分段L1a/L4a和第二分段L1b/L4b，第一分段L1a/L4a为矩阵中的垂直线(列)而第二分段L1b/L4b为矩阵中的水平线(行)。在交叉点处，水平线和垂直线彼此绝缘。更加具体地，为了表示N＝4条线，使用了4×4串扰模拟器矩阵。每个第一分段L1a/L4a具有第一分段输入端L1ai/L4ai以及第一分段输出端L1ao/L4ao，每个第二分段L1b/L4b具有第二分段输入端L1bi/L4bi以及第二分段输出端L1bo/L4bo。

由将第一分段输出端与对应的第二分段输入端相互连接的线完成模拟路径。

通过这种方式，每个模拟路径至少在两个交叉点比如X12或X21处与所有其它的模拟路径交叉，还在交叉点比如X11和X44处与其自身交叉。

为了实现尤其是对高频的限制，即DSL通信，迹线(track)长度或者每个模拟路径的长度应该保持相等以便限制各条线或者它们对应的模拟路径之间的差分延迟差。为了这个目的，第一分段输出端与第二分段输入端之间的互连线被选为等长。然而，在这种情况下，互连线之间的不可避免的附加的交叉点XE负面地影响了测量，因为这些串扰测量应该仅仅与矩阵内不同模拟路径之间的交叉点相关。

为了避免各个互连线之间不想要的交叉点的问题，提出了图2的模拟矩阵。其中，矩阵的第二分段L1b-L4b或水平线(行)以与图1中相反的顺序排列；第一分段L1a-L4a或垂直线(列)保持相同的顺序，反之亦然。因此，将第一分段输出端L1ao-L4ao与对应的第二分段输入端L1bi-L4bi相互连接的线不再彼此交叉。然而，在该方法中，互连线具有不同长度，这对于DSL通信测量而言同样是不能接受的。

此外，这种矩阵布局还具有如下附加的问题：在不同的模拟路径之间提供了不必要的双交叉点，比如X12或X21，以及在同一模拟路径的第一分段和第二分段之间提供了不必要的交叉点，比如X11和X44。并不需要具有双交叉点，因为通常产生针对这些交叉点的串扰的元件是双向的。

矩阵形状的串扰模拟器平台还不适合于大量(N个)耦合元件(例如，N＞2000)。

发明内容

本发明的目标在于，提供一种上述类型的串扰模拟器，但是优化为，所有模拟路径都具有相同的长度，并且避免了同一模拟路径的各分段之间和/或彼此相交的互连线之间不必要的交叉点。

根据本串扰模拟器的特征实施例，由于以下事实使该目标得以实现：对于每个模拟路径，所述第一分段的一端部是第一分段输出端而所述第二分段的一端部是第二分段输入端；对于每个模拟路径，所述第一分段输出端在接合点处连接到所述第二分段输入端，从而所述第一分段和第二分段在所述接合点处形成一个角；并且所述多条线的每个模拟路径与所述多条线的任何另一模拟路径仅仅在一个预定的交叉点处交叉一次。

通过这种方式，各个接合点有利地代替了同一模拟路径的第一分段输出端和第二分段输入端之间的互连线。容易地避免了不同长度的模拟路径以及互连线之间的交叉点。

而且，通过在同一模拟路径的第一分段和第二分段之间形成例如约90°的角，每个模拟路径与多条线的其它模拟路径仅仅交叉一次，并且第一分段能够不再与同一模拟路径的第二分段相交。结果，串扰模拟器在PCB上占据的区域相对于矩阵的拓扑结构显著地减少。

串扰模拟器或者印刷电路布线(routing)的这种拓扑结构能够被容易地扩展到大量的耦合器，从而允许对具有大量耦合元件的无源耦合模拟器进行设计指导。

该串扰模拟器的另一个特征实施例为，在两个模拟路径间的交叉点附近提供耦合元件。