[发明专利]具有泄漏抑制和电平控制的静态随机存取存储器（SRAM）写入辅助电路

说明书

背景技术

本发明一般地涉及集成电路存储器件，更具体地说，涉及具有泄漏抑制和电平控制的静态随机存取存储器（SRAM）写入辅助电路。

在计算机或其它电子设备中，通常采用存储器件作为内部存储区域。用于在计算机中存储数据的一种特定类型的存储器是随机存取存储器（RAM）。RAM通常在计算机环境中用作主存储器，并且通常是易失性的，因为一旦关闭电源，存储在RAM中的所有数据都会丢失。

SRAM是RAM的一个实例。SRAM的优点是无需刷新即可保存数据。典型的SRAM器件包括一组单独的SRAM单元。每个SRAM单元能够存储表示逻辑数据位（例如，“0”或“1”）的二进制电压值。SRAM单元的一种现有配置包括一对交叉耦合的器件（例如反相器）。反相器用作锁存器，只要为存储阵列提供电源，便可在反相器中存储数据位。在传统的六晶体管（6T）单元中，一对存取晶体管或传输门（pass gate）（当由字线激活时）选择性地将反相器耦合到一对互补位线（即，真位线和补位线）。其它SRAM单元设计可以包括不同数量的晶体管（例如，4T、8T等）。

SRAM单元设计传统上包括存储阵列的读取和写入功能之间的折衷，以便维护单元稳定性、读取性能和写入性能。具体地说，组成交叉耦合锁存器的晶体管必须在写入操作期间足够弱以便被过度驱动，同时还在读取操作期间足够强以便在驱动位线时维持其数据值。将交叉耦合反相器连接到真位线和补位线的存取晶体管会影响单元的稳定性和性能。在单端口SRAM单元中，通常使用一对存取晶体管对单元进行读取和写入访问。将栅极驱动到数字值，以便使晶体管在“导通”和“关断”状态之间切换。优化写入操作的访问将促使减小器件的导通电阻（R_on）。另一方面，针对读取操作优化存取晶体管将促使增加R_on，以便将单元与位线电容隔离并防止单元干扰。

随着集成电路大小的缩减，SRAM的读取功能和写入功能之间的这种折衷越来越成为问题。具体地说，当集成电路的操作电压随着电路大小的缩减而减小时，SRAM单元的读取和写入裕度（衡量可以对SRAM单元的位进行读写的可靠程度）将减少。因此，读取和写入裕度的减少可能在SRAM单元的相应读取和写入操作中导致错误。

发明内容

在一个实施例中，提供一种器件，所述器件包括存储阵列，其包括：多个以行和列布置的静态随机存取存储器（SRAM）单元；多个真位线，每个真位线连接到所述存储阵列的一个列；以及多个补位线，每个补位线与所述多个真位线之一形成差分对并与其在同一列中。所述器件还包括写入辅助电路，其连接到所述存储阵列的所述多个SRAM单元的每一个中的每个差分位线对。所述写入辅助电路包括：负升压节点；放电器件，其耦合到地和所述负升压节点，所述放电器件被配置为接收第一控制信号；升压电容器，其耦合到所述负升压节点，所述升压电容器被配置为接收第二控制信号；多个位线控制器件，其被配置为控制写入数据线以便在写入周期内写入位线，所述多个位线控制器件中的每一个包括耦合到所述负升压节点的晶体管，其中所述多个位线控制器件的每个晶体管的栅极-源极端子连接到所述负升压节点；以及位线控制选择器件，其耦合到所述多个位线控制器件和所述负升压节点，所述位线控制选择器件被配置为在所述写入周期内选择所述多个位线控制器件之一，其中未被选择的多个位线控制器件的每个所述晶体管的所述栅极-源极端子从所述负升压节点接收负电压，并将所述负电压馈送到所述栅极以便最小化泄漏。

在第二实施例中，提供一种静态随机存取存储器（SRAM）写入辅助电路。在该实施例中，SRAM写入辅助电路包括：负升压节点；放电器件，其耦合到地和所述负升压节点，所述放电器件被配置为接收第一控制信号；升压电容器，其耦合到所述负升压节点，所述升压电容器被配置为接收第二控制信号；多个位线控制器件，其被配置为控制写入数据线以便在写入周期内写入位线，所述多个位线控制器件中的每一个包括耦合到所述负升压节点的晶体管，其中所述多个位线控制器件的每个晶体管的栅极-源极端子连接到所述负升压节点；以及位线控制选择器件，其耦合到所述多个位线控制器件和所述负升压节点，所述位线控制选择器件被配置为在所述写入周期内选择所述多个位线控制器件之一，其中未被选择的多个位线控制器件的每个所述晶体管的所述栅极-源极端子从所述负升压节点接收负电压，并将所述负电压馈送到所述栅极以便最小化泄漏。

附图说明

图1示出了存储阵列的简化框图；

图2示出了传统的静态随机存取存储器（SRAM）写入驱动器；