[发明专利]调试复杂多核和多插座系统

说明书

技术领域

本公开一般涉及电子学领域。更具体地，一些实施例涉及调试复杂多核和/或多插座系统。

背景技术

一些计算机包括多个插座以允许使用多个处理器。例如，每个插座可与单个处理器或多个处理器耦合。随着系统复杂度增加，调试逐渐变得更有挑战性。然而，一些当前的调试机理仅能够调试单个插座本地的故障。其它解决方案可能成本过高或者使用过于耗时。在一些情形下，甚至可能需要人工干预。随着处理器复杂度渐增，调试多核和/或多插座系统已变成主要的关注点。

附图说明

参照附图提供详细描述。在图中，附图标记的最左边的数字标识附图标记首先出现的图。在不同图中相同附图标记的使用指示相似或相同的项。

图1-2和图6-7图示出可用于实现本文讨论的各实施例的计算系统的实施例的框图。

图3为根据实施例的片内调试控制器系统的框图。

图4-5图示出根据一些实施例的方法的流程图。

具体实施方式

在下面的说明书中，为了提供各实施例的全面理解，阐述了多个具体的细节。然而，可在不具有具体细节的情况下实施一些实施例。为了不使特定实施例变得不清晰，在其它实例中未详细描述公知的方法、程序、部件和电路。本发明的实施例的各个方案可利用各种手段来执行，诸如集成半导体电路（“硬件”）、组织到一个或多个程序中的计算机可读指令（“软件”）或硬件和软件的某种组合。为了该公开的目的，提及“逻辑”应指硬件、软件或其某种组合。

本文讨论的一些实施例可提供调试跨多个插座和/或多个代理/处理器的故障。在一个实施例中，当调试硅后（post-silicon）故障时（在运行时间期间内），无需在复制故障上花费时间（在一些当前的实现中可能是惯常进行的）。这依次将节约调试时间并且因此降低总的处理器设计成本。而且，一些实施例可用于调试诸如以下的故障：全局或暂时故障、系统或群集一致性故障、硅后调试期间的数据不一致故障。

在实施例中，在一个调试控制器处为物理地址的程序集收集所有的系统事务（例如，请求或响应）。这反过来使能在同一时间跨多个插座检查协议规则。而且，由于在实施例中数据结构是可编程的，所以当与当前基于硬件的调试器相比时在调试基础结构中引入错误的风险较低。在一个实施例中，在故障时可进行调试（无须等待故障症状）。而且，在一些实施例中提供了调试基础结构的可编程能力。

相反，当前的解决方案一般不提供与跨多个插座的状态有关的任何历史信息。例如，如果多个高速缓存代理将高速缓存线保持为修改状态（即使这将导致发送无效响应），则现有的调试解决方案可能不能够检测到这点，因为它们一般不检查跨插座的事务流的历史。

本文参照计算系统部件（诸如本文讨论的部件）例如参照图1-2和图6-7讨论了各个实施例。更特别地，图1图示出根据本发明的实施例的计算系统100的框图。系统100可包括一个或多个代理102-1至102-M（此处统称为“多个代理102”或更一般地“代理102”）。在实施例中，代理102可以为计算系统的部件，计算系统诸如参照图2和图6-7讨论的计算系统。

如图1所示，代理102可经由网络结构104进行通信。在实施例中，网络结构104可包括经由串行（例如，点对点）链路和/或共享通信网络进行通信的一个或多个互连（或互连网络）。例如，一些实施例可有利于在允许与完全缓冲的双列直插式存储器模块（FBD）通信的链路上进行部件调试或验证，例如，其中FBD链路为用于将存储器模块与主控制器设备（诸如处理器或存储器集线器）耦合的串行链路。调试信息可从FBD信道主机发送，从而通过信道流量痕迹捕获工具（诸如一个或多个逻辑分析器）沿信道可以观察调试信息。

在一个实施例中，系统100可支持分层协议方案，其可包括物理层、链路层、路由层、传输层和/或协议层。结构104可进一步有利于对于点对点网络从一个协议（例如，高速缓存处理器或高速缓存觉察存储器控制器）到另一协议的数据（例如，分组形式）传输。而且，在一些实施例中，网络结构104可提供遵守一个或多个高速缓存连贯协议的通信。

此外，如图1中的箭头方向所示，代理102可经由网络结构104发送和/或接收数据。因此，一些代理可使用单向链路，而其它代理可使用双向链路用于通信。例如，一个或多个代理（诸如代理102-M）可发送数据（例如，经由单向链路106），其它代理（诸如代理102-2）可接收数据（例如，经由单向链路108），而一些代理（诸如代理102-1）可既发送又接收数据（例如，经由双向链路110）。