[发明专利]用于处理数据元素序列的装置和方法

说明书

技术领域

本发明涉及用于处理数据元素串的设备和方法，并且具体地，涉及用于基于第二部分数据元素串的位置来处理数据元素串的第一部分数据元素串的设备和方法。

背景技术

Deflate压缩(RFC1951)是一种当前在电脑上广泛使用的ZLIB(RFC1950)和GZIP(RFC1952)以其为基础的压缩方法，并且使用LZ77编码。在LZ77编码中，搜索数据中的字符串的重复部分，并且用重复的部分的位置和长度来替换字符串，以压缩数据。例如，如果字符串“IBM is IBM”使用LZ77编码，则第二次出现的“IBM”就被压缩，因为该部分是重复部分。特别地，该部分通过用诸如“7，3”的编码替换它而被压缩，编码“7，3”指示“三个字符长的字符出现在它重复之前的七个字符处”。在这种情况下，重复的部分越长，压缩比就越高。

在针对deflate压缩的规范中，在字符串之前的多达32K字节的数据中搜索该字符串的重复出现，这要求针对搜索字符的重复出现对字符串进行比较的大量处理。

因此，由软件来执行该处理需要大量的处理时间。哈希算法通常用于通过软件减少搜索时间。然而，如果多个字符串具有相同的哈希值，哈希算法就可能丢弃一些字符串。也即，考虑到处理时间和缓冲器容量，很难在没有遗漏的情况下找出所有字符串。

因此，本申请提出能够在没有遗漏的情况下通过硬件找出所有字符串(例如，见专利文献1至专利文献3)的方法。此外，该方法能够相当快地找到字符串。

在专利文献1中，被搜索字符串(BABCABB)以该顺序存储在内容可寻址存储器的单元列中，当在被搜索字符串(BABCABB)中搜索一个搜索字符串(ABCA)时，在所有的单元列中进行与首字符(A)的比较操作，与下一字符(B)的比较操作仅在与以前发现了匹配的单元列邻近的具有地址(2)和地址(5)的单元列中进行，与下一字符(C)的比较操作相似地仅在具有地址(3)和地址(6)的单元列中进行，并且与末字符(A)的比较操作相似地仅在具有地址(4)的单元列中进行，以便搜索处理在短时间内完成。

在专利文献2中，在与接地端相反的匹配线的部分和电源之间提供在它们之间带有开关元件的第一开关设备。第一开关设备在周期的部分接通，在该周期的部分期间或者在比较之前的预备周期的部分期间，内容可寻址存储器根据比较的结果来接通或断开开关元件，由此减小了直通电流流过的周期，从而节省了功率消耗。

在专利文献3中，写缓冲中的搜索字符与存储在CAM的每个单元列中的字符数据的比较结果被依次保持在第一锁存器和第二锁存器中，信号生成电路将前级中的来自第一锁存器的输出的和来自第三锁存器的输出的AND(与)通过第三锁存器输出至优先编码器，并且在输入信号为低时输出至OR(或)电路，或者将前级中的来自第一锁存器的输出的和来自第二锁存器的输出的AND通过第三锁存器输出至优先编码器，并且在输入信号为高时输出至或电路，然后第一优先编码器和第二优先编码器将输入信号的OR输出，并且从或电路输出的信号通过第四锁存器和另一或电路输入每个信号生成电路，从而将信号需要在一个时钟周期内通过的路径减半，以加快处理。

在这些字符串搜索方法中，组成字符的每个比特都被保持在内容可寻址存储器(CAM)的存储单元中。由于存储器单元更密集地聚集而生成的宇宙射线或其它噪声的影响，这些存储单元固有地倾向于发生称为软件错误的错误。一些传统的存储器具有错误检测电路，诸如奇偶校验电路，以便提高可靠性。本申请提出分别向CAM提供奇偶位，来执行奇偶错误检测(例如，见专利文献4)。

如果在CAM的存储单元中发生错误，则处理在该时间点挂起。为了避免此类停止，实际上期望合并一种错误更正电路，诸如ECC。然而，CAM需要针对每个字节合并ECC电路，这大大增加了电路尺寸。因此，专利文献4中的CAM仅合并奇偶校验电路。如果仅合并奇偶校验电路，则由于奇偶电路增加了电路大小，奇偶校验电路被创造性地设计成使得电路尺寸最小化。

[引用列表]

[专利文献]

[专利文献1]JP7-114577A

[专利文献2]JP8-147986A

[专利文献3]JP8-242176A

[专利文献4]WO2010/050282

发明内容

[技术问题]

期望在例如包压缩期间，如果在CAM中发生了专利文献4中描述的奇偶错误，则对该包的处理仍能够继续。这也是在一般地使用CAM的处理期间，在存储于CAM中的数据发生错误的情况下所期望的。