[发明专利]用于控制异质外延生长的III族氮化物层的应力的层结构

说明书

技术领域

本发明涉及III族氮化物半导体膜在硅基材上的生长，并特别涉及管控所述膜中的应力的方法。

背景技术

因为用于III族氮化物（III-N）半导体的大型天然基材尚未广泛可用，因此，III-N膜例如GaN和其合金目前被异质外延生长在适当的非III-N基材之上。通常，该膜被生长在蓝宝石（Al₂O₃）、碳化硅（SiC）或者硅基材之上。由于硅基材的低成本、广泛可用性、大晶片尺寸、热性质和易于与硅基电子器件集成的性质，其正成为一个特别有吸引力的III-N层基材候选物。然而，由于硅和III-N材料之间存在的重大的晶格不匹配和热膨胀系数不匹配，在直接沉积于硅基材之上的III-N外延层中通常存在净拉伸应力。这种不匹配会导致层的开裂。因此，在硅基材上可能难以得到没有裂纹并表现出足够的结构质量的厚的III-N层。因此，在III-N层和基材之间包含附加的层来控制生长期间的应力的结构，对于允许厚层生长来说是必要的。例如，可以使用成核和应力管控层。

图1中示出的生长在硅上的III-N层的典型的现有技术III-N层结构包含硅基材10、在基材之上的III-N缓冲层11、以及在缓冲层之上的附加的III-N层12。缓冲层11为单一组成的III-N材料，其通常比附加的III-N层12具有更高的能隙。因此，在缓冲层11和附加的III-N层12之间可能存在急剧的组成变化。例如，缓冲层11可以是AlN，附加的III-N层12可以是GaN。为了使附加的III-N层12和硅基材10之间的晶格和热不匹配的有害影响最小化，通常要求仔细控制生长或沉积条件以及缓冲层11的厚度。这些有害影响可以包括层内的缺陷形成和应力。在图1的层结构中，附加的III-N层12在生长期间或者处于拉伸状态下，或者没有处于充分压缩的应变状态下以补偿当这些层被冷却到室温时所发生的拉伸应力。因此，在冷却过程中，净拉伸应力可以导致层的开裂。

对于图1的现有技术层结构而言，当异质基材10为硅，缓冲层11为AlN，并且附加的III-N层12为Al_xGa_1-xN或GaN时，如果附加的III-N层12足够薄，则其在生长温度下可能处于压缩应力之下，但是如果其生长得更厚，在生长温度下则会处于较小的应缩压力之下或者处于拉伸应力之下。因此，用该现有技术层结构可能不能获得对于很多器件应用来说可能是必需的足够厚的附加的III-N层。

图2中示出的另一种现有技术层结构包含生长在硅基材10之上的渐变III-N缓冲层13，而不是图1中示出的单一组成的缓冲层。图2中的结构包含生长在渐变缓冲层13之上的附加的III-N层12例如GaN。层13可以为Al_xGa_1-xN，其中x≤1，其包含连续的组成渐变（即，x在整个层中连续变化）。缓冲层13的组成为渐变的，以致在其与硅基材10的界面处的能隙为最大值，并且在其与附加的III-N层12的界面处的能隙降至最小值。图2中示出的渐变III-N缓冲层的实施方案可以导致随后生长的附加的III-N层12在生长期间受到的压缩应力大于图1中示出的生长在单一组成的缓冲层之上的附加的III-N层12受到的压缩应力。通过使用渐变缓冲层可缓解当层结构被冷却到室温时，层结构的拉伸应力的影响，例如开裂或缺陷形成。然而，对于图2的层结构来说，据显示，在不形成重大位错和其他缺陷的情况下可以生长的附加的III-N层12的最大厚度可能是受限的。

在其中使用III-N异质外延层的许多应用中，可能有必要在异质基材上生长相当厚的质量优良的III-N外延层。然而，使用这些现有技术层结构，在没有持续的重大缺陷的情况下可以生长的图1和2中附加的外延III-N层12的最大厚度可能是受限的。如果这些III-N外延层生长得太厚，则所述层中的拉伸应力变得很大，这可以导致在冷却后开裂。

发明内容