[发明专利]电荷捕捉场效晶体管中的制程界限工程

说明书

技术领域

本发明是大致关于制程界限工程，且尤指电荷捕捉场效晶体管中的制程界限工程。

背景技术

资料存储装置是许多电子装置的重要部分，该电子装置是例如计算机、智能电话、数字内容播放器（例如MP3播放器）、游戏机（game console）、控制系统等等。许多电子装置包含非挥发性固态内存装置（non-volatile solid state memory device），例如闪存。闪存的一个常见类型是电荷捕捉（charge trapping，CT）NAND集成电路（IC）。图1显示例示的基于CT-NAND的闪存IC（CT-NAND based flash memory IC）。该闪存IC100包含在单晶（monolithic）半导体衬底上制造的CT-NAND内存单元队列110、控制电路120、列解码器（column decoder）130、行解码器（row decoder）140、输入/输出（I/O）缓冲区150等等。运作该控制电路120、列解码器130、行解码器140、I/O缓冲区150等等以根据该闪存IC100内部及/或输出自该闪存IC100而接收的各种控制讯号180来读取与写入在该内存单元队列110中的地址170、175处的数据160。该闪存IC100的电路已为本领域众所周知且因此之后将不讨论对于本技术的实施例不特别的闪存IC100的那些方面。

现在参照图2，是显示例示的内存单元队列。该CT-NAND内存单元队列110包含多个CT场效晶体管（FET）210、多个漏极选择栅极（drain select gate）220、多个源极选择栅极（source select gate）230、多个位线（bit line）240、多个字线（word line）250、多个漏极选择讯号线（drain select signal line）260及多个源极选择讯号线（source select signal line）270。队列110的各列包含漏极选择栅极220、多个CT-FET210及源极选择栅极230在对应位线240与接地电位（ground potential）280之间串联连接的源极至漏极。该队列110的各行中的多个CT-FET210的每一个的栅极是耦接至对应的字线250。各漏极选择栅极220的栅极是连接至对应的漏极选择讯号线260。各源极选择栅极230的栅极是连接至对应的漏极选择讯号线270。在一实施例中，该CT-FET可为硅-氧化物-氮化物-氧化物-硅（silicon-oxide-nitride-oxide-silicon，SONOS）FET或等等。该CT-NAND内存单元队列110是本领域众所周知且因此之后将不讨论对于本技术的实施例不特别的CT-NAND内存单元队列110的那些方面。

在CT-NAND内存单元队列110的制造期间，各种制程中有变量。例如，沉积层的厚度可在一晶圆与另一晶圆之间及在给定的晶圆上的一区与另一区之间改变。同样地，通过蚀刻制程以移除的材料量可在一晶圆与另一晶圆之间及在给定的晶圆上的一区与另一区之间改变。因此，持续需要可补偿一或多个制造制程中的制程变量的改良制造技术。

发明内容

本技术最佳可通过参照下列描述与所附图式来了解，该描述与所附图式是使用来说明指向用于电荷捕捉场效晶体管的制造的制程界限工程的本技术的实施例。

在一实施中，一种制造方法包含在衬底上形成多个浅沟渠绝缘区。也在衬底上形成穿隧介电区。在该穿隧介电区与浅沟渠绝缘区上形成第一氮化物层。将该第一氮化物层的一部分回蚀至该浅沟渠绝缘区的顶部。在该已回蚀的第一氮化物层上形成第二氮化物层。氧化该第一与第二氮化物层的部分以在该穿隧介电区上形成电荷捕捉区及在该电荷捕捉区上形成阻挡介电区。接着在该阻挡介电区上形成栅极区。

在另一实施例中，一种制造方法包含在衬底上形成多个浅沟渠绝缘区，其中，该浅沟渠绝缘区的顶部延伸在该衬底上方一给定量。在衬底上形成穿隧介电区。在该穿隧介电区与浅沟渠绝缘区上形成氮化物层，其中，氮化物层的厚度是近似该浅沟渠绝缘区的顶部延伸至该衬底上方的给定量的一半。将该氮化物层的一部分回蚀至该浅沟渠绝缘区的顶部，以在该等沟渠间形成电荷捕捉区。在该电荷捕捉区上形成阻挡介电区，以及在该阻挡介电区上形成栅极区。

附图说明

本技术的实施例是通过例子的方式而非通过限制的方式来说明，在所附图式的附图中相似的组件符号代表相似的组件，其中：

图1是根据现有技术显示例示的基于CT-NAND的闪存IC的区块图；