[发明专利]半导体器件

权利要求书

1.一种半导体器件，其特征在于包括：

有源区域（AR12、AR101），形成在半导体衬底（PSUB）的主表面上，包含一维状地排列的同一导电类型的多个杂质区域（NI11～NI19）；以及

多个栅极电极（G11～G18），在俯视上述半导体衬底（PSUB）的主表面时，在上述多个杂质区域的相邻的两个杂质区域之间各设置一个，且每一个和与其相邻的两个杂质区域一起构成绝缘栅型场效应晶体管，

上述多个杂质区域（NI11～NI19）包含：被施加预定的电压的第一杂质区域（NI11）、构成一个绝缘栅型的场效应晶体管（MN12a）的一对导通电极的第二和第三杂质区域（NI13、NI14）、以及配置在上述第一和第二杂质区域之间的至少一个杂质区域（NI12）；

向在上述多个栅极电极中的配置在上述第二和第三杂质区域之间的栅极电极（G13）施加使上述第二和第三杂质区域之间电气导通的电压；

上述多个栅极电极中的配置在上述第一和第二杂质区域之间的全部的栅极电极（G11、G12）成为与上述第一杂质区域（NI11）一直电气连接的结构；

上述多个杂质区域中的配置在上述第一和第二杂质区域之间的全部的杂质区域（NI12），通过向配置在上述第一和第二杂质区域之间的全部的栅极电极（G11、G12）施加上述预定的电压，从上述第一和第二杂质区域电气分离而维持在浮置状态。

2.如权利要求1所述的半导体器件，其特征在于：

上述半导体器件还包括：形成在上述有源区域（AR12）的周围的浅槽隔离（STI），

上述第一杂质区域（NI11）位于由上述多个杂质区域构成的一维排列的端部。

3.如权利要求2所述的半导体器件，其特征在于：

沿上述多个杂质区域的排列方向的上述第二杂质区域（NI13）的长度与配置在上述第一和第二杂质区域之间的全部的杂质区域（NI12）中的每一个的沿上述排列方向的长度相等；

在俯视上述半导体衬底（PSUB）的主表面时，配置在上述第一杂质区域（NI11）与上述第三杂质区域（NI14）之间的全部的栅极电极（G11、G12、G13）的沿上述排列方向的长度相等。

4.如权利要求1所述的半导体器件，其特征在于：

上述多个杂质区域还包含：

第四和第五杂质区域（NI17（1）、NI16（1）），构成另一个绝缘栅型场效应晶体管的源极电极和漏极电极中的一方和另一方；以及

至少一个杂质区域（NI18（1）），配置在上述第一和第四杂质区域（NI11（2）、NI17（1））之间；

上述第一杂质区域（NI11（2））配置在上述第二和第四杂质区域（NI13（2）、NI17（1））之间；

向上述多个栅极电极中的配置在上述第四和第五杂质区域（NI17（1）、NI16（1））之间的栅极电极（G16（1））施加使上述第四和第五杂质区域之间电气导通的电压；

上述多个栅极电极中的配置在上述第一和第四杂质区域（NI11（2）、NI17（1））之间的全部的栅极电极（G17（1）、G18（1））成为一直与上述第一杂质区域（NI11（2））电气连接的结构；

通过向配置在上述第一和第四杂质区域（NI11（2）、NI17（1））之间的全部的栅极电极（G17（1）、G18（1））施加上述预定的电压，在上述第一和第四杂质区域之间配置的全部的杂质区域（NI18（1））从上述第一和第四杂质区域电气分离而维持在浮置状态。

5.如权利要求4所述的半导体器件，其特征在于：

沿上述多个杂质区域的排列方向的上述第二杂质区域（NI13（2））的长度、沿上述排列方向的第四杂质区域（NI17（1））的长度、包含上述第一杂质区域（NI11（2））在内的配置在上述第二和第四杂质区域之间的各杂质区域（NI18（1）、NI11（2）、NI12（2））的沿上述排列方向的长度相等；

配置在上述第三和第五杂质区域（NI14（2）、NI16（1））之间的全部的栅极电极（G16（1）、G17（1）、G18（1）、G11（2）、G12（2）、G13（2））的沿上述排列方向的长度相等。