[发明专利]半导体装置和其生产方法

说明书

技术领域

本发明涉及一种用于大功率切换并具有低导通电阻和卓越的击穿电压特性的纵向半导体装置，和一种用于生产所述纵向半导体装置的方法。 

背景技术

高反向击穿电压和低导通电阻是强电流切换装置所需的。使用基于III族氮化物的半导体的场效应晶体管(FET)由于其宽带隙在例如高击穿电压和高温操作方面是卓越的。因此，使用基于GaN的半导体的纵向晶体管已作为控制大功率的晶体管而尤其受到关注。举例来说，PTL1提出了一种基于GaN的纵向FET，通过在基于GaN的半导体中形成开口和在所述开口的侧表面形成包括二维电子气(2DEG)通道的再生长层而使所述纵向FET的迁移率增加并且使其导通电阻减小。 

引用清单 

专利文献 

PTL1：日本未审查专利申请公开案第2006-286942号 

发明内容

技术问题 

在纵向FET中，产生保护环作用的p型GaN层被安置在欲形成再生长层的开口周围部分。从而形成npn结构，且因此可确保纵向击穿电压特性，同时由于形成通道的二维电子气而获得高迁移率。然而，这类结构并不总是足以获得低导通电阻的结构。 

本发明的目标是提供一种可稳定地获得低导通电阻同时实现高纵向击穿电压的半导体装置和一种用于生产所述半导体装置的方法。 

问题的解决方案 

本发明的半导体装置是以基于GaN的堆叠层形式形成，包括n型漂移层、位于n型漂移层上的p型层和位于p型层上的n型顶层。在这一半导体装置中，基于GaN的堆叠层具有从n型顶层延伸并穿过p型层到达n型漂移层的开口。所述半导体装置包括再 生长层，其被定位以便覆盖基于GaN的堆叠层的暴露于开口的一部分，所述再生长层包括通道。再生长层包括电子漂移层和电子供应层，并且通道是在所述电子漂移层与所述电子供应层之间的界面形成的二维电子气。当假定电子漂移层具有厚度d时，p型层具有在d到10d范围内的厚度，并且形成浓度从p型层中的p型杂质浓度降低的分级p型杂质层，以便从p型层与n型顶层之间的界面延伸到n型顶层内部。 

根据以上结构，由于p型层具有在d到10d范围内的厚度，所以可减小通道的长度，同时获得令人满意的击穿电压特性，这可减小导通电阻。关于击穿电压特性，分级p型杂质层有助于改善击穿电压特性。虽然p型层可单独提供令人满意的击穿电压特性，但是击穿电压特性的余量或安全裕度可通过分级p型杂质层的存在而获得。此外，由于分级p型杂质层是为了渗入n型顶层而形成的，所以分级p型杂质层不直接造成导通电阻增加或几乎不影响导通电阻。当为了减小导通电阻而减小p型层的厚度时，容易产生从n型顶层流动穿过电子漂移层(一般是i型GaN层)到n型漂移层的漏电流。然而，由于分级p型杂质层渗入n型顶层，所以n型顶层实质上占据了已远离p型层的区域或p型层的厚度实质上增加。因此，可抑制产生流动通过电子漂移层的漏电流。 

关于p型层的厚度，如果p型层的厚度小于d，那么不能获得令人满意的击穿电压特性并且漏电流增加。另一方面，如果p型层的厚度大于10d，那么沿着开口斜面形成的通道长度增加到10d以上。因而，不能忽略导通电阻的增加。在本发明中，可减小p型层的厚度，并且可通过如上所述安置分级p型杂质层来消除由于p型层厚度减小所导致的副作用。在特殊情况下，几乎无副作用，并且可提供通过减小p型层厚度而改善的性能和通过形成分级p型杂质层而改善的性能。 

假定分级p型杂质层至少未渗入n型顶层接近于表面的区域。也就是说，至少在n型顶层接近于表面的区域中，分级p型杂质层的p型杂质浓度减少到背景含量。 

基于GaN的堆叠层是通过在预定的GaN晶面上进行外延生长而获得。GaN基底可以是GaN衬底或支撑衬底上的GaN膜。或者，通过在基于GaN的堆叠层生长期间，在GaN衬底等上形成GaN层，并且接着去除具有与GaN衬底等的厚度相当的某一厚度的部分，只可以留下薄的GaN层作为呈产物形式的基底。留下作为基底的薄GaN层可以是导电或不导电的层。根据生产过程和产物结构而定，漏极电极可被安置在薄GaN层的顶部或底部表面上。 

在GaN衬底、支撑衬底等被留在产物中的情况下，支撑衬底或衬底可以是导电的或不导电的衬底。当支撑衬底或衬底是导电衬底时，漏极电极可被直接安置在支撑衬底或衬底的底部(下部)表面或顶部(上部)表面上。当支撑衬底或衬底是不导电衬底时，漏极电 极可被安置在不导电衬底上方和位于半导体层下层侧面上的导电层上。