[发明专利]利用非平面拓扑的反熔丝元件

说明书

本文公开了用于提供非易失性反熔丝存储器元件和其它反熔丝链路的技术。在一些实施例中，反熔丝存储器元件配置有诸如FinFET拓扑的非平面拓扑。在一些这样的实施例中，鳍状物拓扑可以被操控并且用于通过创建适合于在较低电压非易失性反熔丝存储器元件中使用的增强型发射位置来有效地提升较低击穿电压晶体管。在一个示例实施例中，提供一种半导体反熔丝设备，其包括具有配置有锥形部分的鳍状物的非平面扩散区域、位于包括所述锥形部分的所述鳍状物上的介电隔离层以及位于所述介电隔离层上的栅极材料。所述鳍状物的所述锥形部分可以例如通过氧化、蚀刻和/或烧蚀来形成，并且在一些情况中包括基区和变薄区，并且变薄区比基区薄至少50％。

技术领域

本公开总体涉及用于提供非易失性反熔丝存储器元件和其它反熔丝链路的技术。

背景技术

金属熔丝和反熔丝阵列通常用于非易失性互补金属氧化物半导体(CMOS)兼容的贮存器。例如，诸如可编程只读存储器(PROM)和单次可编程只读存储器(OTPROM)的可编程存储器设备一般通过破坏存储器电路内的链路(经由熔丝)或创建存储器电路内的链路(经由反熔丝)进行编程。在PROM中，例如，每一个存储单元或位单元包含熔丝和/或反熔丝，并且通过触发这两者之一来进行编程。通常在制造存储器设备之后并且记住特定的最终用途或应用来完成编程。一旦执行了常规的位单元编程，它通常是不可逆的。

通常使用能够利用适当量的高电流被开路或“吹掉(blown)”的电阻性熔丝元件来实现熔丝链路。另一方面，利用两个导体层或端子之间的非传导材料(例如，二氧化硅)的薄阻挡层来实现反熔丝链路，以使得当将足够高的电压施加在端子之间时，二氧化硅或其它这样的非传导材料被有效地变为短路或者以其它方式变为位于这两个端子之间的低电阻传导路径。用于在对存储器进行编程时使用的常规反熔丝链路与许多重要的问题相关联。

发明内容

本公开的一实施例提供了一种半导体反熔丝设备，所述半导体反熔丝设备能够通过将电压施加在所述设备的第一端子和第二端子之间而被短路，所述设备包括：配置有下部和上锥形部分的鳍状物，所述上锥形部分包括沟道区；与所述沟道区相邻的源区和漏区，使得所述沟道区在所述源区和所述漏区之间；沟槽隔离，其与所述鳍状物的所述下部的相对的侧面相邻且直接接触，且在所述沟道区以下，所述鳍状物的所述上锥形部分从所述下部延伸到所述沟槽隔离以上，所述上锥形部分包括靠近所述沟槽隔离的基区，并延续到靠近所述鳍状物的顶部的变薄区，所述上锥形部分的所述变薄区比所述上锥形部分的所述基区薄至少50％；栅极介电层，其与所述鳍状物的所述上锥形部分的相对的侧面直接接触，由此限定所述沟道区；栅极电极，其位于所述栅极介电层上，并包括或电连接所述设备的所述第一端子；以及分别在所述源区和所述漏区之上的源极触点和漏极触点，所述源极触点和漏极触点包括或电连接到所述设备的所述第二端子。

本公开的另一实施例提供了一种电子设备，包括：具有一个或多个集成电路的印刷电路板，其中，所述一个或多个集成电路中的至少一个包括如上所述的一个或多个半导体反熔丝设备。

本公开的另一实施例提供了一种半导体设备，包括：至少一个反熔丝元件，包括如上所述的反熔丝设备；以及至少一个非平面晶体管元件，所述至少一个非平面晶体管元件不配置为反熔丝元件。

本公开的另一实施例提供了一种计算设备，包括：具有通信芯片和/或处理器的印刷电路板，并且所述通信芯片和/或所述处理器中的至少一个包括如上所述的一个或多个半导体设备。