[发明专利]用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令和逻辑

说明书

技术领域

本公开涉及处理逻辑、微处理器以及相关的指令集体系结构的领域，该指令集体系结构在被处理器或其他处理逻辑所执行时运行逻辑、数学或其他功能性操作。具体而言，本公开涉及用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令和逻辑。

背景技术

目前的诸多处理器通常包括用于提供计算密集型操作但提供高度数据并行性的指令，这些指令可通过使用多种数据存储设备的高效实现来使用，这些数据存储设备诸如：单指令多数据(SIMD)向量寄存器。

过去的一些向量处理器曾使用两种类型的特殊控制寄存器：掩码寄存器，用于选择性地禁用或掩蔽针对向量寄存器中的特定向量元素的操作；以及向量长度寄存器，用于指示存储在向量寄存器中的向量元素的数量。还提供了用于根据向量比较的结果来设置掩码寄存器的指令。由于这些受限制的掩蔽操作方法典型地采用流水线化的向量比较的执行，所以可能尚未充分实现利用掩码寄存器的潜在性能优势。此外，一些实现方式利用对掩码寄存器的流水线化测试来选择性地禁用或掩蔽针对特定向量元素的操作，并且在一些实现方式中，仅仅被掩蔽的操作的结果的写入被禁用，并且被掩蔽的操作仍在流水线中执行，因此减弱了利用掩码寄存器的潜在性能优势。这样的实现方式会限制例如来自宽或大宽度向量体系结构的原本预期的性能优势。

到目前为止，尚未充分探索针对这样的性能受限问题和瓶颈的潜在解决方案。

附图说明

在附图的各图中通过示例而非限制地示出本发明。

图1A是执行用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令的系统的一个实施例的框图。

图1B是执行用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令的系统的另一个实施例的框图。

图1C是执行用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令的系统的另一个实施例的框图。

图2是执行用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令的处理器的一个实施例的框图。

图3A示出根据一个实施例的打包数据类型。

图3B示出根据一个实施例的打包数据类型。

图3C示出根据一个实施例的打包数据类型。

图3D示出根据一个实施例的用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令编码。

图3E示出根据另一个实施例的用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令编码。

图3F示出根据另一个实施例的用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令编码。

图3G示出根据另一个实施例的用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令编码。

图3H示出根据另一个实施例的用于提供掩码寄存器与通用寄存器或存储器之间的转换的指令编码。

图4A示出用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的处理器微体系结构的一个实施例的要素。

图4B示出用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的处理器微体系结构的另一个实施例的要素。

图5是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的处理器的一个实施例的框图。

图6是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的计算机系统的一个实施例的框图。

图7是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的计算机系统的另一个实施例的框图。

图8是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的计算机系统的另一个实施例的框图。

图9是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的芯片上系统的一个实施例的框图。

图10是用于执行提供掩码寄存器与通用寄存器或存储器之间的转换的指令的处理器的实施例的框图。

图11是提供掩码寄存器与通用寄存器或存储器之间的转换的IP核开发系统的一个实施例的框图。

图12是提供掩码寄存器与通用寄存器或存储器之间的转换的体系结构仿真系统的一个实施例。

图13示出用于转换提供掩码寄存器与通用寄存器或存储器之间的转换的指令的系统的一个实施例。

图14示出用于提供掩码寄存器与通用寄存器或存储器之间的转换的过程的一个实施例的流程图。