[发明专利]用于单次曝光-自对准的双重、三重以及四重图案化的方法有效
申请号: | 201180075504.4 | 申请日: | 2011-12-15 |
公开(公告)号: | CN103999191B | 公开(公告)日: | 2016-10-19 |
发明(设计)人: | F·M·奇诺尔;C·H·华莱士 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;陈松涛 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 曝光 对准 双重 三重 以及 图案 方法 | ||
背景技术
多重图案化涉及为光刻而开发的以增强特征密度的技术。在双重图案化中,增强光刻工艺以产生双倍的预期的特征数量。实现双重图案化的技术包含光刻-蚀刻,如名称暗示的,光刻-蚀刻的方法需要两次曝光和两次蚀刻操作。第二种技术是光刻-冻结技术,该光刻-冻结技术仅仅需要一次蚀刻操作并且使用化学改型工艺(chemical modification process)来在经历第二次光刻胶涂覆和曝光步骤前“冻结”曝光/显影的光刻胶。因为冻结使用了第一次曝光/显影的光刻胶的化学改型,所以其受到随后的光刻工艺的不利影响。尽管仅仅需要单次蚀刻操作,但类似于光刻-蚀刻、光刻-蚀刻技术,光刻-冻结技术需要两次曝光。另一种方式是使用基于隔层的图案化(spacer-based patterning),尽管其使用单次曝光,但涉及多个工艺步骤。
附图说明
图1示出了包含基底衬底、硬掩膜层、第一和第二衬底层以及光刻胶层的集成电路结构的一部分的实施例的侧视图。
图2示出了在将光刻胶层图案化为具有相对的侧壁的分离(discreet)的结构之后的图1的结构,每一对侧壁限定了与下面的衬底层的表面的小于90°的倾斜角。
图3示出了集成电路结构的一部分的另一个实施例的侧视图,其中分离的结构由光刻胶层构成并且每一个分离的结构包含相对的侧壁,每一对侧壁限定了与下面的衬底层的表面的大于90°的倾斜角。
图4示出了在结构的表面上以补充的方式引入保护层之后的图3的结构。
图5示出了在形成保护层材料的分离的结构和去除光刻胶材料的分离的结构之后的图4的结构。
图6示出了包含基底衬底、硬掩膜、第一和第二衬底层以及被图案化为分离的结构的光刻胶材料的集成电路结构的一部分的另一个实施例的侧视图,每一个分离的结构具有与下面的衬底层的表面垂直的彼此平行的相对的侧壁。
图7示出了在将光刻胶材料的分离的结构图案化为具有相对的侧壁的结构之后的图6的结构,每一对侧壁限定了与下面的衬底层的表面的大于90°的倾斜角。
图8示出了在各向异性地蚀刻通过衬底层至硬掩膜层之后的图2或图5的结构。
图9示出了在使用光刻胶材料的分离的结构作为图案的各向同性地蚀刻之后,随后去除分离的结构的图8的结构。
图10示出了在与第一和第二衬底层相补充的结构上沉积保护层之后的图9的结构。
图11示出了在进行蚀刻以去除第二衬底层并将保护层图案化为分离的结构之后的图10的结构。
图12示出了在去除了保护层之后的图11的结构。
图13示出了在利用图案化的第一衬底层对硬掩膜层进行图案化并去除第一衬底层之后的图12的结构。
图14示出了代表性的实施例,其中由图13中的图案化的硬掩膜层限定的图案用于在衬底上形成晶体管电极作为集成电路的一部分。
图15示出了包含基底衬底、硬掩膜、两个衬底层以及光刻胶材料的图案化的分离的结构的集成电路结构的一部分的实施例的侧视图,其中,在沉积光刻胶层和形成分离的结构之前,在分离的结构的基底位置处对第二衬底层的暴露的表面进行改型。
图16示出了在使用分离的结构作为图案对第二衬底层的表面进行改型之后的图15的结构。
图17示出了在去除分离的结构和将经图案化的层形成于之前在第二衬底层上所限定的改型的区域上(经图案化的分离的结构)之后的图16的结构。
图18示出了包含硬掩膜层、两个衬底层以及光刻胶材料的经图案化的分离的结构的集成电路结构的一部分的另一个实施例的侧视图,其中每一个分离的结构具有相对的侧壁,每一对侧壁限定了与衬底层的表面的大于90°的倾斜角。
图19示出了在分离的结构之上对牺牲层进行保形图案化并以补充的方式引入保护层之后的图18的结构。
图20示出了在对结构的上表面进行平坦化以暴露出光刻胶材料的分离的结构之后的图19的结构。
图21示出了在对分离的结构和衬底层的一部分进行各向异性地蚀刻之后的图20的结构。
图22示出了在去除保护层之后的图21的结构。
图23示出了对牺牲层和在仅由牺牲层保护的区域中的第二衬底层进行各向异性地蚀刻之后的图22的结构。
图24示出了以补充的方式在结构之上沉积保护层之后的图22的结构;
图25示出了在去除剩余的牺牲层之后的图24的结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180075504.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造