[发明专利]针栅插入物

说明书

技术领域

本发明的实施例总体上涉及堆叠封装组件，更具体地，涉及用于多芯片封装组件的插入物。

背景技术

在电路的单片式集成继续发展的同时，分离的集成电路(IC)芯片的集成提供了有优势的产品灵活性。依据典型地包括低成本和高组件密度的总体目标，许多技术用于将诸如存储器芯片的第一IC芯片与诸如逻辑或处理器芯片的第二IC芯片集成。一个技术是“堆叠管芯”封装，其中，将一个芯片堆叠在另一个上面，随后将两个管芯一起封装在衬底上。另一个技术是“堆叠封装”(PoP)，其中，将两个球栅阵列(BGA)封装一个摞一个地安装，其中利用分界面来在它们之间发送信号。

尽管传统PoP提供了将封装芯片彼此在功能上去耦的优点，但PoP对下封装(PoPb)施加了z-高度限制。这个限制可以在图1中见到，图1示出了传统PoP组件100，其包括堆叠在下封装105上面的上封装101。如所示的，BGA互连115将下封装105限制为H₁的最大z-高度。

由于存在数量有限的标准化焊球尺寸，具有超过由最大可用BGA互连提供的H₁的z-高度(H₂)的封装芯片在传统PoP组件处理中不能用作下封装(芯片)，因为在上下封装(芯片)之间的干扰会妨碍由BGA互连115进行的电气互连。即使在下封装105包括倒装芯片架构的情况下，诸如微处理器芯片的最大芯片也可以具有导致z-高度H₂超过H₁的芯片厚度。这样，有优势的封装级芯片集成受到传统PoP架构的妨碍。

允许下封装具有较大z-高度和较大的z-高度分辨率的PoP架构和技术提供了有优势的灵活性，以适应任何z-高度的下封装。

附图说明

示例性而非限制性地示出了本发明的实施例，在结合附图考虑时，参考以下的具体实施方式可以更充分地理解它们，在附图中：

图1示出了传统的PoP组件；

图2示出了根据实施例的针栅插入物(PGI)的底侧平面图；

图3A示出了根据实施例的穿过使用图1所示的PGI的堆叠封装组件的横截面侧视图；

图3B示出了根据实施例的穿过图3A中所示组件的横截面的放大侧视图；

图4示出了根据实施例的穿过组装前的PGI和封装衬底的横截面的侧视图；

图5是根据实施例的示出制造PGI和包括PGI的组件的操作的流程图；及；

图6是根据实施例的使用堆叠封装组件200的移动计算平台700的功能方框图。

具体实施方式

在以下说明中，阐述了许多细节，但显然，对于本领域技术人员来说，可以无需这些特定细节而实践本发明。在一些实例中，以方框图形式而不是详细地显示了公知的方法和设备，以避免使得本发明模糊不清。在本说明书通篇中对“实施例”的提及表示结合该实施例说明的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因而，短语“在一个实施例中”在说明书通篇的多个位置的出现不一定全都指代本发明相同的实施例。而且，特定特征、结构、功能或特性可以以任意适合的方式组合到一个或多个实施例中。例如，第一实施例可以与第二实施例结合，只要两个实施例不相互排斥。

术语“耦合的”和“连接的”连同它们的派生词一起可以在本文中用于说明在部件之间的功能或结构关系。应理解，这些术语并非旨在作为彼此的同义词。相反，在特定实施例中，“连接的”可以用于指示两个或更多个元件彼此直接物理、光学或电气接触。“耦合的”可以用于指示两个或更多个元件彼此直接或者间接(在它们之间具有其他居间元件)物理、光学或电气接触，和/或两个或多个元件彼此协作或相互作用(例如，如因果关系中的)。

本文所用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”指代一个部件或材料层相对于其他部件或层的相对位置，其中这些物理关系是值得注意的。例如，在材料层的环境下，布置在另一层之上或之下的一层可以与另一层直接接触，或者可以具有一个或多个居间层。此外，布置在两层之间的一层可以与两层直接接触，或者可以具有一个或多个居间层。相反，“在第二层上”的第一层与该第二层直接接触。在部件组件的语境下也存在类似的区别。