[发明专利]用于集成有功率管理和射频电路的片上系统(SOC)结构的III族‑N晶体管

说明书

技术领域

本发明的实施例总体上涉及微电子器件和制造，更具体地说，涉及III族-N晶体管结构和设计。

背景技术

移动计算(例如，智能手机和平板)市场受益于较小的部件形状因子和较低的功耗。由于用于智能手机和平板计算机的目前的平台解决方案依赖于多个安装到电路板的封装集成电路(IC)，进一步缩放到更小以及更有功率效率的形状因子受到限制。例如，除了独立的逻辑处理器IC，智能手机将包括独立的功率管理IC(PMIC)、射频IC(RFIC)和WiFi/蓝牙/GPSIC。片上系统(SoC)结构提供了缩放优势，这是无法通过板级部件集成匹配的。尽管逻辑处理器IC自身可以被视为集成有处理器和逻辑功能两者的片上系统(SoC)，但用于移动计算平台的更广泛的SoC解决方案仍难以实现，因为PMIC和RFIC采用高电压、高功率和高频率工作中的两个或更多个。

像这样，常规的移动计算平台通常利用专门为由PMIC和RFIC执行的不同功能定制的不兼容的晶体管技术。例如，通常在PMIC中采用横向扩散硅MOS(LDMOS)技术以管理电压转换和配电(包括升压和/或降压的电压转换的电池电压调节等)。通常在RFIC中利用诸如GaA异质结双极晶体管(HBT)的III-V族化合物半导体，以在GHz载波频率产生足够的功率放大。实施CMOS技术的常规硅场效应晶体管因此则意味着用于移动计算平台内逻辑和控制功能的第三种晶体管技术。除了移动计算平台中各种IC之间的基本半导体材料的不兼容性之外，用于在PMIC中的DC到DC转换开关的晶体管设计已经总体上与用于RFIC的高频率功率放大器的晶体管设计不兼容。例如，根据载波频率(例如，WPAN是60GHz，因此晶体管需要60GHz的许多倍的F_t)，硅的相对低的击穿电压要求DC到DC的转换开关中的源极到漏极的分离远大于需要超出20GHz并可能达到500GHz的F_t的功率放大器晶体管所允许的。这种不同的晶体管级的设计要求使得各种晶体管设计的制造过程不同且难以集成到单个过程中。

因此，尽管用于将集成PMIC和RFIC功能的移动计算空间的SoC解决方案对于提高可伸缩性、降低成本并提高平台电源效率具有吸引力，但对于SoC解决方案而言，一个障碍是缺少具有足够的速度(即，足够高的增益截止频率，F_t)，和足够高的击穿电压(BV)两者的可缩放晶体管技术。

附图说明

本发明的实施例是通过举例而不是通过限制来例示的，并且在结合附图考虑时，可以参照下文详细的说明进行更充分的理解，附图中：

图1A例示了根据实施例的凹陷栅极与外延生长的提高的源极-漏极III族-N晶体管的截面；

图1B例示了根据实施例的双凹陷栅极III族-N晶体管的截面；

图1C是根据实施例的非平面III族-N晶体管的等轴图示；

图2A是根据实施例的用于III族-N晶体管的GaN晶体取向的等轴图示；

图2B例示了采用非平面GaN主体的III族-N晶体管的沟道区的截面，所述非平面GaN主体具有图2B例示的晶体取向；

图3是根据本发明的实施例的移动计算平台的III族-NSoC实施方式的原理框图；

图4是根据实施例的例示了制造非平面高电压晶体管的方法的流程图；

图5A、5B、5C、5D例示了根据图4例示的方法的实施例所制造的III族-N凹陷栅极晶体管的截面；

图6A、6B、7A、7B、7C、7D、7E、8A、8B、8C例示了根据实施例的利用IV族晶体管单片式制造的III族-N晶体管的截面。

具体实施方式

在以下描述中，阐述了众多细节，但是，能够在不需要这些具体细节中情况下实践本发明对于本领域技术人员而言是显而易见的。在某些情况下，以方框图形式而非以具体的形式示出了公知的方法和装置，以免使本发明模糊不清。在整个本说明书中提到“实施例”是指在本发明的至少一个实施例中包括结合该实施例描述特定的特征、结构或特点。因而，在整个本说明书多处出现的词组“在实施例中”并不指同一实施例。此外，可以在一个或多个实施例中通过任何适当的方式组合所述特定的特征、结构、功能或特点。例如，只要两个实施例不是互相排斥的，就可以将第一实施例与第二实施例组合。