[发明专利]具有调节高度的三维主体的半导体器件

权利要求书

1.一种半导体结构，包括：

第一半导体器件，其包括设置在衬底之上的第一半导体主体，所述第一半导体主体具有第一高度和带有第一水平面的最上表面；以及

第二半导体器件，其包括设置在所述衬底之上的第二半导体主体，所述第二半导体主体具有第二高度和带有第二水平面的最上表面，其中所述第一水平面和所述第二水平面是共平面的，且所述第一高度和第二高度是不同的。

2.如权利要求1所述的半导体结构，还包括：

设置在所述衬底与所述第一半导体主体和所述第二半导体主体中的每个半导体主体之间的中间介电层。

3.如权利要求1所述的半导体结构，其中所述第一半导体主体和所述第二半导体主体中的每个半导体主体包括隔离的沟道区。

4.如权利要求1所述的半导体结构，其中所述第一半导体主体和所述第二半导体主体中的每个半导体主体包括一对隔离的源极区和漏极区。

5.如权利要求1所述的半导体结构，其中所述第一半导体器件和所述第二半导体器件是选自由三栅极器件和fin-FET器件所组成的组的器件。

6.如权利要求1所述的半导体结构，其中所述第一半导体器件还包括至少部分地包围所述第一半导体主体的一部分的第一栅电极堆叠体，并且所述第二半导体器件还包括至少部分地包围所述第二半导体主体的一部分的第二栅电极堆叠体。

7.如权利要求6所述的半导体结构，其中所述第一栅电极堆叠体和所述第二栅电极堆叠体均包括高K栅极介电层和金属栅电极层。

8.如权利要求6所述的半导体结构，其中所述第一半导体器件还包括至少部分地包围所述第一半导体主体的相应部分的第一触点和第二触点，且所述第二半导体器件还包括至少部分地包围所述第二半导体主体的相应部分的第三触点和第四触点。

9.如权利要求8所述的半导体结构，其中所述第一半导体器件还包括分别设置在所述第一栅电极堆叠体与所述第一触点和所述第二触点之间的第一隔离物和第二隔离物，并且其中所述第二半导体器件还包括分别设置在所述第二栅电极堆叠体与所述第三触点和所述第四触点之间的第三隔离物和第四隔离物。

10.如权利要求1所述的半导体结构，其中所述第一半导体主体和所述第二半导体主体中的每个基本由硅组成，且所述第一半导体器件和所述第二半导体器件是NMOS器件。

11.如权利要求1所述的半导体结构，其中所述第一半导体主体和所述第二半导体主体中的每个基本由硅锗组成，且所述第一半导体器件和所述第二半导体器件是PMOS器件。

12.一种半导体结构，包括：

第一半导体器件，其包括设置在衬底之上的第一半导体主体，所述第一半导体主体具有第一高度和带有第一水平面的最上表面；

第二半导体器件，其包括设置在所述衬底之上的第二半导体主体，所述第二半导体主体具有第二高度和带有第二水平面的最上表面，其中所述第二高度小于所述第一高度；

第三半导体器件，其包括设置在所述衬底之上的第三半导体主体，所述第三半导体主体具有第三高度和带有第三水平面的最上表面，其中所述第三高度小于所述第二高度，且其中所述第一水平面、所述第二水平面和所述第三水平面是共平面的。

13.如权利要求12所述的半导体结构，还包括：

设置在所述衬底与所述第一半导体主体、所述第二半导体主体和所述第三半导体主体中的每个半导体主体之间的中间介电层。

14.如权利要求12所述的半导体结构，其中所述第一半导体主体、所述第二半导体主体和所述第三半导体主体中的每个包括隔离的沟道区。

15.如权利要求12所述的半导体结构，其中所述第一半导体主体、第二半导体主体和第三半导体主体中的每个包括一对隔离的源极区和漏极区。

16.如权利要求12所述的半导体结构，其中所述第一半导体器件、所述第二半导体器件和所述第三半导体器件是选自由三栅极器件和fin-FET器件所组成的组的器件。