[发明专利]打包数据操作掩码串接处理器、方法、系统及指令

权利要求书

1.一种处理打包数据操作掩码串接指令的方法，包括：

接收所述打包数据操作掩码串接指令，所述打包数据操作掩码串接指令具有字段以显性地指定具有第一打包数据操作掩码的第一源架构寄存器，指示具有第二打包数据操作掩码的第二源架构寄存器，并指示目的地架构寄存器；以及

响应于所述打包数据操作掩码串接指令，将结果存储在所述目的地架构寄存器中，所述结果包括和所述第二打包数据操作掩码串接的所述第一打包数据操作掩码，

其中，所述第一打包数据操作掩码的结果位和所述第一源架构寄存器中的所述第一打包数据操作掩码的位的顺序相同，并且所述第二打包数据操作掩码的结果位和所述第二源架构寄存器中的所述第二打包数据操作掩码的位的顺序相同。

2.如权利要求1所述的方法，其特征在于，接收具有字段以显性地指定所述第一源架构寄存器并指示所述第二源架构寄存器的所述指令包括：接收指示第一源打包数据操作掩码架构寄存器和第二源打包数据操作掩码架构寄存器的所述打包数据操作掩码串接指令。

3.如权利要求1所述的方法，其中所述第一打包数据操作掩码被存储在所述第一源架构寄存器的[7:0]位中，其中所述第二打包数据操作掩码被存储在所述第二源架构寄存器的[7:0]位中，并且其中存储所述结果包括：在所述目的地架构寄存器的[7:0]位中存储所述第一打包数据操作掩码，在所述目的地架构寄存器的[15:8]位中存储所述第二打包数据操作掩码。

4.如权利要求3所述的方法，其中所述第一源架构寄存器的[N:8]位全是零，其中所述第二源架构寄存器的[N:8]位全是零，并且其中存储所述结果包括：在所述目的地架构寄存器的[N:16]位中存储零，其中所述第一源架构寄存器、所述第二源架构寄存器和所述目的地架构寄存器是具有(N+1)位的打包数据操作掩码架构寄存器，且其中(N+1)位大于32位。

5.如权利要求1所述的方法，其中所述第一打包数据操作掩码被存储在所述第一源架构寄存器的[15:0]位中，其中所述第二打包数据操作掩码被存储在所述第二源架构寄存器的[15:0]位中，并且其中存储所述结果包括：在所述目的地架构寄存器的[15:0]位中存储所述第一打包数据操作掩码，在所述目的地架构寄存器的[31:16]位中存储所述第二打包数据操作掩码。

6.如权利要求5所述的方法，其中所述第一源架构寄存器的[N:16]位全是零，其中所述第二源架构寄存器的[N:16]位全是零，并且其中存储所述结果包括：在所述目的地架构寄存器的[N:32]位中存储零，其中所述第一源架构寄存器、所述第二源架构寄存器和所述目的地架构寄存器是具有(N+1)位的打包数据操作掩码架构寄存器，且其中(N+1)位大于32位。

7.如权利要求1所述的方法，其中所述第一打包数据操作掩码被存储在所述第一源架构寄存器的[31:0]位中，其中所述第二打包数据操作掩码被存储在所述第二源架构寄存器的[31:0]位中，并且其中存储所述结果包括：在所述目的地架构寄存器的[31:0]位中存储所述第一打包数据操作掩码，在所述目的地架构寄存器的[63:32]位中存储所述第二打包数据操作掩码。

8.如权利要求7所述的方法，其中第一源架构寄存器的[N:32]位全是零，其中所述第二源架构寄存器的[N:32]位全是零，并且其中所述第一源架构寄存器、所述第二源架构寄存器和所述目的地架构寄存器是具有(N+1)位的打包数据操作掩码架构寄存器。

9.如权利要求1所述的方法，其中所述第一打包数据操作掩码的每个位对应于打包数据的不同打包数据元素，且其中所述第一打包数据操作掩码的每个位的二进制值用于断言是否要对相应打包数据元素执行与被掩码打包数据指令相关联的打包数据操作。

10.如权利要求1所述的方法，其特征在于，还包括接收指示所述结果作为断言操作数的被掩码打包数据指令。