[发明专利]用于检测向量寄存器内的相同元素的装置和方法

说明书

描述了用于标识向量寄存器中的相同元素的装置、系统和方法。例如，根据一个实施例的计算机实现方法包括以下操作：从第一向量寄存器读取每个活跃元素，每个活跃元素具有所述第一向量寄存器内的所定义比特位置；从第二向量寄存器读取每个元素，每个元素具有所述第二向量寄存器内与第一向量寄存器中的当前活跃元素的比特位置相对应的所定义比特位置；读取输入掩码寄存器，输入掩码寄存器标识第二向量寄存器中将针对其作出与第一向量寄存器中的值的比较的活跃比特位置，所述比较操作包括：将第二向量寄存器中的每个活跃元素与第一向量寄存器中比特位置在第二向量寄存器中的当前活跃元素的比特位置之前的元素作比较；以及如果第一向量寄存器中的所有在前比特位置等于第二向量寄存器中的当前活跃比特位置中的比特，则将输出掩码寄存器中的比特位置设为等于真值。

发明领域

本发明的实施例一般涉及计算机系统的领域。更具体地，本发明的实施例涉及用于检测向量寄存器内的相同元素的装置和方法。

背景技术

一般背景

指令集，或指令集架构(ISA)是涉及编程的计算机架构的一部分，并可以包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构，中断和异常处理，以及外部输入和输出(I/O)。在本文中术语指令一般指宏指令——即被提供给处理器(或指令转换器，该指令转换器(例如使用静态二进制翻译、包括动态编译的动态二进制翻译)翻译、变形、仿真，或以其他方式将指令转换成要由处理器处理的一个或多个指令)的指令)以用于执行的指令——而不是微指令或微操作(micro-op)——它们是处理器的解码器解码宏指令的结果。

ISA与微架构不同，微架构是实现指令集的处理器的内部设计。带有不同的微架构的处理器可以共享共同的指令集。例如，奔腾四(Pentium 4)处理器、酷睿(Core^TM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced Micro Devices,Inc.)的诸多处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)，但具有不同的内部设计。例如，ISA的相同寄存器架构在不同的微架构中可使用已知的技术以不同方法来实现，包括专用物理寄存器、使用寄存器重命名机制(诸如，使用寄存器别名表RAT、重排序缓冲器ROB、以及隐退寄存器组；使用多映射和寄存器池)的一个或多个动态分配物理寄存器等。除非另作说明，短语寄存器架构、寄存器组，以及寄存器在本文中被用来指代对软件/编程器以及指令指定寄存器的方式可见的东西。在需要特殊性的情况下，形容词逻辑、架构，或软件可见的将用于表示寄存器架构中的寄存器/文件，而不同的形容词将用于指定给定微型架构中的寄存器(例如，物理寄存器、重新排序缓冲器、退役寄存器、寄存器池)。

指令集包括一个或多个指令格式。给定指令格式定义各个字段(位的数量、位的位置)以指定要执行的操作(操作码)以及对其要执行该操作的操作码等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，给定指令格式的指令模板可被定义为具有指令格式的字段(所包括的字段通常在相同的阶中，但是至少一些字段具有不同的位位置，因为包括更少的字段)的不同子集，和/或被定义为具有不同解释的给定字段。由此，ISA的每一指令使用给定指令格式(并且如果定义，则在该指令格式的指令模板的给定一个中)来表达，并且包括用于指定操作和操作码的字段。例如，示例性ADD指令具有专用操作码以及包括指定该操作码的操作码字段和选择操作数的操作数字段(源1/目的地以及源2)的指令格式，并且该ADD指令在指令流中的出现将具有选择专用操作数的操作数字段中的专用内容。