[发明专利]打包数据操作掩码移位处理器、方法及系统

权利要求书

1.一种由处理器执行的指令处理方法，包括：

接收并解码单条的打包数据操作掩码移位指令，所述打包数据操作掩码移位指令指示具有打包数据操作掩码的源打包数据操作掩码寄存器，指示比特移位计数，并指示目的地，其中所述源打包数据操作掩码寄存器是所述处理器的多个打包数据操作掩码寄存器中的一个，并且其中所述多个打包数据操作掩码寄存器和所述处理器的一组通用寄存器以及所述处理器的一组打包数据寄存器二者都是分开的；以及

响应于打包数据操作掩码移位指令，将结果存储在目的地中，所述结果包括打包数据操作掩码中的已经按照所述比特移位计数进行移位的比特序列。

2.如权利要求1所述的方法，其特征在于，存储所述结果包括：存储所述打包数据操作掩码中的，已经按照所述比特移位计数向右逻辑移位且在左侧移入和所述比特移位计数相等数量的零的所述比特序列。

3.如权利要求1所述的方法，其特征在于，存储所述结果包括：存储所述打包数据操作掩码中的，已经比特移位计数向左逻辑移位且在右侧移入和所述比特移位计数相等数量的零的所述比特序列。

4.如权利要求1所述的方法，其特征在于，所述打包数据操作掩码是N比特打包数据操作掩码，其中所述比特移位计数是M比特，且其中所述结果包括：

(a)在目的地的最低有效N比特中，已被移位了所述比特移位计数中的所述M比特的N比特打包数据操作掩码的(N-M)比特的比特序列，以及均具有相同比特值的M比特的第一集合；以及

(b)在目的地的最高有效剩余部分中，均具有零值的多个比特。

5.如权利要求4所述的方法，其特征在于，所述(N-M)比特的比特序列已经逻辑移位了所述M比特，且其中M比特的所述第一集合均具有为零值的所述相同比特值。

6.如权利要求4所述的方法，其特征在于，所述N比特打包数据操作掩码是16比特打包数据操作掩码，且其中所述目的地包括多于16个比特。

7.如权利要求1所述的方法，其特征在于，接收指示源和目的地的指令包括：接收指示源打包数据操作掩码寄存器和目的地打包数据操作掩码寄存器的指令。

8.如权利要求1所述的方法，其特征在于，打包数据操作掩码的每个比特对应于打包数据的不同数据元素，且其中打包数据操作掩码的每个比特的二进制值断言是否对打包数据的相应数据元素执行打包数据操作。

9.如权利要求1所述的方法，其特征在于，还包括接收指示结果作为断言操作数的经掩码的打包数据指令。

10.如权利要求1所述的方法，其特征在于，所述打包数据操作掩码的每个比特对应于打包数据的不同数据元素，且还包括根据移位指令对所述打包数据执行移位操作。

11.一种指令处理装置，包括：

多个打包数据寄存器；

多个通用寄存器；多个打包数据操作掩码寄存器，其中包括用于存储打包数据操作掩码的打包数据操作掩码寄存器；

解码器单元，用于解码单条的打包数据操作掩码移位指令，所述打包数据操作掩码移位指令指示所述打包数据操作掩码寄存器作为源，指示比特移位计数，并指示目的地；以及

执行单元，所述执行单元与打包数据操作掩码寄存器以及所述解码器耦合，所述执行单元用于响应于经过解码的所述单条的打包数据操作掩码移位指令，将结果存储在目的地中，所述结果包括打包数据操作掩码中的已经按照所述比特移位计数进行移位的比特序列。

12.如权利要求11所述的指令处理装置，其特征在于，所述执行单元用于响应于所述指令存储结果，该结果包括所述打包数据操作掩码中的，已经按照所述比特移位计数向右逻辑移位且在左侧移入和所述比特移位计数相等数量的零的所述比特序列。