[发明专利]具有隔离的主体部分的半导体器件

说明书

技术领域

本发明的实施例在半导体器件的领域中，并且具体而言，在具有隔离的主体部分的半导体器件的领域中。

背景技术

在过去几十年中，集成电路中的特征的缩放已经成为不断成长的半导体产业背后的驱动力。缩放到越来越小的特征使得能够增大在半导体芯片的有限的基板面上的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器设备的数量增加，从而制造出具有更大的容量的产品。然而，对于越来越大容量的追求并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。

在集成电路器件的制造中，诸如三栅极晶体管之类的多栅极晶体管已经随着器件尺寸不断缩小而变得更普遍。在常规工艺中，通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些实例中，由于体硅衬底的成本较低并且因为它们能够实现较不复杂的三栅极制造工艺，所以体硅衬底是优选的。在其它实例中，由于三栅极晶体管的改进的短沟道特性，因而绝缘体上硅衬底是优选的。

在体硅衬底上，用于三栅极晶体管的制造工艺在将金属栅极电极的底部与晶体管主体(即，“鳍状物”)的底部处的源极和漏极延长尖端对准时通常遇到问题。当在体衬底上形成三栅极晶体管时，为了最优的栅极控制并减少短沟道效应而需要适当的对准。例如，如果源极和漏极延长尖端比金属栅极电极深，则可能发生穿通现象。替代地，如果金属栅极电极比源极和漏极延长尖端深，则结果可能是不期望的栅极电容寄生效应(cap parasitic)。

因此，需要一种三栅极晶体管制造工艺，其将由体衬底提供的制造的便捷与由绝缘体上硅衬底提供的改进的短沟道效应结合。

发明内容

本发明的实施例包括具有隔离的主体部分的半导体器件。

在实施例中，半导体结构包括设置于半导体衬底上方的半导体主体。半导体主体具有第一宽度，并且包括沟道区和沟道区两侧上的源极区和漏极区对。隔离基座(isolation pedestal)设置于半导体主体与半导体衬底之间。隔离基座具有平行于第一宽度并且小于第一宽度的第二宽度。栅极电极堆叠体至少部分地包围半导体主体的沟道区的一部分。

在另一个实施例中，半导体结构包括设置于半导体衬底上方的半导体主体。半导体主体由第一半导体材料构成，并且包括沟道区和沟道区的两侧上的源极区和漏极区对。隔离基座设置于半导体主体与半导体衬底之间。隔离基座由与第一半导体材料不同的第二半导体材料的氧化物构成。栅极电极堆叠体至少部分地包围半导体主体的沟道区的一部分。

在另一个实施例中，制造半导体器件的方法包括在半导体衬底上方形成半导体主体。半导体主体包括沟道区和沟道区两侧上的源极区和漏极区对。隔离基座形成于半导体主体与半导体衬底之间。半导体主体具有第一宽度，并且隔离基座根据平行于第一宽度并且小于第一宽度的第二宽度形成，或者半导体主体由第一半导体材料构成，并且隔离基座由与第一半导体材料不同的第二半导体材料的氧化物构成，或者二者都是。栅极电极堆叠体至少部分地包围半导体主体的沟道区的一部分。

在另一个实施例中，制造半导体器件的方法包括在半导体衬底上形成半导体主体。半导体主体包括沟道区和沟道区两侧上的源极区和漏极区对。所述方法还包括向半导体主体的至少一部分的两侧上的半导体衬底中注入氧原子。然后对半导体衬底进行退火，以通过所注入的氧原子的氧化来在半导体主体的一部分与半导体衬底之间形成隔离基座。形成栅极电极堆叠体，以至少部分地包围半导体主体的沟道区的一部分。

附图说明

图1A示出根据本发明的实施例的半导体器件100、200、或300的平面视图。

图1B示出根据本发明的实施例的图1A的半导体器件100的沿着a-a’轴截取的截面沟道视图。

图1C示出根据本发明的实施例的图1A的半导体器件100的沿着b-b’轴截取的截面源极/漏极视图。

图2A示出根据本发明的实施例的图1A的半导体器件200的沿着a-a’轴截取的截面沟道视图。

图2B示出根据本发明的实施例的图1A的半导体器件200的沿着b-b’轴截取的截面源极/漏极视图。

图3A示出根据本发明的实施例的图1A的半导体器件300的沿着a-a’轴截取的截面沟道视图。

图3B示出根据本发明的实施例的图1A的半导体器件300的沿着b-b’轴截取的截面源极/漏极视图。

图4A-4D和4D’示出表示根据本发明的实施例的制造半导体器件的第一种方法中的各种操作的截面视图。