[发明专利]不会引起密码应用的算术标志的三输入操作数向量ADD指令

权利要求书

1.一种方法，包括：

在实现于半导体芯片上的指令执行流水线内执行以下：

通过执行单个指令对三个输入向量操作数进行求和；以及

即使所述求和的结果产生比设计成传输所述和的电路能够传输的位更多的位，也不引起任何算术标志。

2.如权利要求1所述的方法，其特征在于，利用单个微操作来执行所述求和。

3.如权利要求1所述的方法，其特征在于，所述和的结果是否被写在所述输入向量操作数之一上是在所述指令的指令格式中指定的。

4.如权利要求1所述的方法，其特征在于，进一步包括：

通过执行以下单个指令对三个不同的输入向量操作数进行求和，所述不同的向量操作数之一是由所述单个指令执行的所述求和的结果；以及

即使所述以下单个指令的所述求和的结果产生比设计成传输所述和的硬件能够传输的位更多的位，也不引起任何算术标志。

5.如权利要求4所述的方法，其特征在于，还包括重复地迭代权利要求1和4的过程以执行多轮密码散列过程。

6.如权利要求5所述的方法，其特征在于，执行所述多轮包括对于每轮对三个输入操作数向量执行逻辑函数指令，其中逻辑函数指令还具有指定将对所述三个输入操作数向量执行哪种特定的逻辑函数的操作数。

7.如权利要求1所述的方法，其特征在于，还包括重复地迭代权利要求1的过程以执行多轮密码散列过程。

8.一种装置，包括：

实现在微半导体芯片上的指令流水线，包括：

具有逻辑电路的执行单元，用于：

通过执行单个指令对三个输入向量操作数进行求和；以及

即使所述求和的结果产生比设计成传输所述和的电路能够传输的位更多的位，也不引起任何算术标志。

9.如权利要求8所述的装置，其特征在于，所述执行单元包括单个微操作以执行所述和。

10.如权利要求9所述的装置，其特征在于，所述执行单元包括单个3:2保留进位加法器，其后是加法器。

11.如权利要求8所述的装置，其特征在于，所述指令执行单元流水线还包括用于执行第二指令的逻辑电路，所述第二指令对三个输入向量操作数执行逻辑函数，所述逻辑电路能够对所述三个输入向量操作数执行不同的逻辑函数，所述第二指令的输入操作数指定将对所述三个输入向量操作数执行哪个逻辑函数。

12.一种机器可读介质，包含程序代码，所述程序代码在由数字处理系统处理时导致执行一种方法，所述方法包括：

编译程序代码以形成指令流，以执行一轮加密过程，所述指令流包括：

对三个输入向量操作数执行逻辑函数的第一指令，所述第一指令还具有指定将对所述三个输入向量操作数执行多个可能的逻辑函数中的哪一个的输入操作数；以及

第二和第三指令，每个指令分别对其自身的三个输入向量操作数执行求和，其中在进位超出或溢出情况下所述第二和第三指令均不引起算术标志。

13.如权利要求12所述的机器可读介质，其特征在于，所述指令流还包括在所述第二和第三指令之前执行的第一旋转指令。

14.如权利要求13所述的机器可读介质，其特征在于，所述指令流还包括第二旋转指令。

15.如权利要求14所述的机器可读介质，其特征在于，所述第一和第二旋转指令在单个微操作中各自执行旋转。

16.如权利要求15所述的机器可读介质，其特征在于，所述第二和第三指令在单个微操作中各自执行求和。

17.如权利要求12所述的机器可读介质，其特征在于，所述指令流包括循环返回以重新执行所述第一、第二和第三指令，以执行下一轮所述加密过程。