[发明专利]氮化镓基GaN功率集成电路制造工艺

权利要求书

1.一种氮化镓基GaN功率集成电路制造工艺，其特征在于包括如下步骤：

准备清洗硅衬底的AlGaN/GaN宽禁带材料样品；

采用感应耦合等离子刻蚀设备STS-RIE，各向异性刻蚀包含二维电子气通道的厚度20nm约为AlGaN层，形成台面隔离结构；

自对准电子束蒸发Ti/Al/Ni/Au多层金属，源漏图形化剥离和RTA快速热退火，形成HEMTs器件的源漏欧姆接触和高压肖特基二极管的负极；

自对准RIE等离子刻蚀与电子束蒸发金属Ni/Au和炉退火修复工艺，形成增强型HEMTs器件的Ni/Au金属栅；

自对准电子束蒸发金属Ni/Au，栅图形化剥离，形成耗尽性器件的Ni/Au金属栅与高压肖特基二极管的正极；

PECVD高低频13.56MHz/384KHz交替低温生长低应力的SiN复合介质层，覆盖器件有源区；

电子束蒸发金属Ni/Au，作为器件的金属引线，和高压HEMTs器件的源极金属场板。

2. 根据权利要求1所述的氮化镓基GaN功率集成电路制造工艺，其特征在于步骤1）所述的低阻率大于10kΩ·cm的P型硅衬底片上外延生长厚度为2.5um GaN/20nm AlGaN的宽禁带材料样品，利用Resurf电荷分享，提高AlGaN/GaN HEMTs高压器件的横向耐压。

3.根据权利要求1所述的氮化镓基GaN功率集成电路制造工艺，其特征在于步骤1）厚度为20nm 且Al百分比为20%的AlGaN由下至上依次分为3层，厚度为2nm的未掺杂AlGaN势垒层，厚度为15nm的硅掺杂浓度为3×10¹⁸cm^-3的AlGaN掺杂层，厚度为3nm的未掺杂AlGaN隔离层；AlGaN层的三明治结构设计能保证电子器件异质结中有较高的电子浓度和较大的输运速度。

4.根据权利要求1所述的氮化镓基GaN功率集成电路制造工艺，其特征在于步骤4）自对准RIE等离子刻蚀，采用能量为120~150W，刻蚀时间为130~150s；炉退火修复，采用400~425℃，修复时间为9~10min。

5.根据权利要求1所述的氮化镓基GaN功率集成电路制造工艺，其特征在于高压HEMTs器件的版图结构为叉指式，源栅间距L_gs，栅长L_g，栅宽W_g，栅漏间距L_gd分别为0.8um~1um，0.8~1um，1~1.2mm，5~15um。

6.根据权利要求5所述的氮化镓基GaN功率集成电路制造工艺，其特征在于高压HEMTs器件的源场板长度L_fp，为3~6um。

7.根据权利要求6所述的氮化镓基GaN功率集成电路制造工艺，其特征在于步骤6）采用PECVD淀积温度控制在275+10℃以内，高低频率13.56MHz/384KHz交替生长总厚度约为0.3~0.35um 的SiN绝缘层厚度，减少器件的表面漏电流。

8.根据权利要求1所述的氮化镓基GaN功率集成电路制造工艺，其特征在于步骤7）金属引线Ni/Au能够实现叉指结构的增强型HEMTs器件与AlGaN/GaN SBD肖特基高压二极管单片功率集成电路。