[发明专利]半导体器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种半导体器件；本发明还涉及一种半导体器件的制造方法。

背景技术

在半导体高压器件中，不论是绝缘栅双极晶体管(IGBT)、快速恢复二极管(FRD)，还是MOSFET，在器件的栅极加正偏电压时器件导通，此时都希望导通状态下的功耗最小，也即希望器件的导通状态压降即通态压降小，利用更薄的硅片能直接降低器件的通态压降，但器件厚度的下降会降低器件在反向击穿情况下的耐压能力，两者是一对矛盾。为了解决上述矛盾，场阻断层被引用到半导体高压器件中，形成半导体器件；以漂移区为N型掺杂的IGBT即N型IGBT为例，如图1所示，为一种现有场阻断型IGBT的结构示意图，现有场阻断型IGBT和没有场阻断层的IGBT的区别是，在N型硅片1和P型发射极4间包括一N型的场阻断层3，所述场阻断层3的载流子浓度大于所述硅片1的载流子浓度，在P阱7和所述场阻断层3之间的所述硅片1组成器件的N型漂移区。现有场阻断型IGBT的其它结构和其它非场阻断型的IGBT的结构相同，包括：在所述硅片1中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述硅片1；P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12和背面金属14。如图1所示，其中截面A到截面B之间的区域为所述P阱7的形成区域，截面A到截面B之间也包括部分由所述硅片1的N型掺杂区形成的漂移区，截面B到截面C之间的区域为另一部分由所述硅片1的N型掺杂区形成的漂移区。截面C到截面D之间的区域为所述场阻断层3。截面D到截面E之间的区域为P型发射极4。

如图2所示，为现有场阻断型IGBT的从所述P阱7到所述P型发射极4间的杂质浓度的分布示意图；图3对应于图2中的器件工作在反向阻断状态下时电场分布示意图。由图2可知，截面C到截面D之间的场阻断层的杂质浓度大于截面B到截面C之间的N型漂移区的杂质浓度，图2中的P对应的区域的杂质为P型杂质。由图3可知，器件工作时电场穿透过所述N型漂移区时为一个梯形结构，该梯形的面积即为所述N型漂移区的耐压能力；如果没有所述场阻断层3，器件工作时电场穿透过所述N型漂移区时会呈一个三角形结构，这时的耐压能力为三角形BHD所对应的面积；显然有场阻断层时器件的耐压能力会得到提高。

现有场阻断型半导体器件制作方法是在器件正面工艺完成后在背面进行N型杂质如磷或砷的离子注入，之后通过退火来激活，该退火包括普通的高温热退火和激光退火。由于退火之前器件正面已形成有AL等金属材料，在采用普通的热退火技术时退火温度一般不能高于500摄氏度，注入的场阻断层离子被激活的效率不高，同时还不能达到扩散的效果。而采用激光退火能大大提高效率，激光退火所能达到的深度有限，而且工艺成本高，因此也不可能进行长时间的激活，也没有能使杂质进行有效的扩散，这样得到的场阻断层的离子分布都是比较剧变的。这种载流子浓度的剧变，在器件由导通状态变化成关断状态的过程中，由于在场阻断层中的内建电场较大，加速了通态时在漂移区中的电子流经N型场阻断层的速度，造成电流的急剧下降从而使开关的柔软性下降，在感性负载下易于产生一个高的峰值电压使器件失效；另一方面，在短时间中在背面P+N阻断层即P型发射极4和场阻断层3的PN结中易于造成局部的电子和空穴的较大差异，在该结附近形成一个很高的电场，也易于使器件失效。

发明内容

本发明所要解决的技术问题是提供一种半导体器件，在具有较低的导通电阻的同时，能使器件在关断时的电流下降速度得到有效控制，从而能提高器件的可靠性。本发明还提供一种半导体器件的制造方法。