[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及集成电路制造，更具体地说，涉及具有应变结构的半导体器件。

背景技术

当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点按比例缩小时，将高k栅极介电层和金属栅电极层结合在MOSFET的栅叠层中，从而随部件尺寸的降低而改进器件性能。另外，可以使用应用选择性生长的硅锗(SiGe)的MOSFET的源极和漏极(S/D)凹进腔中的应变结构来提高载流子迁移率。

然而，在互补金属氧化物半导体(CMOS)制造中应用这些部件和工艺存在挑战。当器件之间的栅极长度和间隔减小时，加重了这些问题。例如，因为应变材料不能将给定量的应变传递至半导体器件的沟道区域中，所以很难实现提高半导体器件的载流子迁移率，从而增大了器件不稳定和/或器件故障的可能性。

发明内容

一方面，本发明提供了一种用于制造半导体器件的方法，包括：提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。

根据本发明所述的方法，进一步包括：在蚀刻步骤之前，在所述外延材料上方形成保护层。其中，所述保护层是通过外延生长工艺形成的Si。并且其中，在形成所述保护层之后，原位实施蚀刻步骤。

根据本发明所述的方法，其中，使用含氯气体和载气实施蚀刻步骤。所述含氯气体是Cl₂和/或HCl。所述载气是H₂和/或N₂。所述含氯气体的流速处于约50sccm至约300sccm的范围内，以及所述载气的流速处于约3slm至约4slm(每分钟标准立升)的范围内。

根据本发明所述的方法，其中，所述外延材料是SiGe。

根据本发明所述的方法，进一步包括：在蚀刻步骤之后，在所述外延材料上方形成接触部件。

根据本发明所述的方法，其中，所述外延材料在蚀刻步骤之前包含(111)晶面而在蚀刻步骤之后包含(311)晶面。

根据本发明所述的方法，其中，所述角部具有尖端高度，所述尖端高度处于约1nm和约10nm之间的范围内。

根据本发明所述的方法，其中，在蚀刻步骤之前，在所述衬底表面的法线和所述外延材料平面的法线之间具有第一角度，而在蚀刻步骤以后，在所述衬底表面的法线和所述外延材料平面的法线之间具有第二角度，其中，所述第二角度小于所述第一角度。

另一方面，本发明提供了一种制造半导体器件的方法，包括：在衬底中形成隔离部件；在所述衬底上方形成栅叠层；在所述衬底中形成源极/漏极(S/D)凹进腔，其中，将所述S/D凹进腔设置在所述栅叠层和所述隔离部件之间；在所述S/D凹进腔中形成外延(epi)材料，其中，所述外延材料具有上表面，所述上表面具有第一晶面；以及使用含氯气体对所述S/D凹进腔中的所述外延材料实施再分布工艺，其中，在再分布之后，将所述第一晶面转变成第二晶面。

根据本发明所述的方法，其中，所述含氯气体是流速处于约50sccm至约300sccm范围内的Cl₂和/或HCl。

根据本发明所述的方法，其中，使用所述含氯气体和载气实施所述再分布工艺。

根据本发明所述的方法，其中，所述第一晶面包含(111)晶面以及所述第二晶面包含(311)晶面。

根据本发明所述的方法，其中，使用蚀刻气体而不提供电源或生成等离子体来实施所述再分布工艺。

根据本发明所述的方法，其中，在形成所述外延材料之后，原位实施所述再分布工艺。