[发明专利]输出电路

说明书

技术领域

本发明涉及输出电路。

背景技术

对现有的输出电路进行说明。图6是示出现有输出电路的电路图。

当对输入端子IN提供输入信号电压时，经由PMOS晶体管50变换为漏极电流。该漏极电流通过输出端子OUT中的输出阻抗而变换为输出电压。另外，输入信号电压经由PMOS晶体管51变换为漏极电流。该漏极电流与恒流源56流出的电流之间的差分作为PMOS晶体管52的漏极电流流动。该漏极电流利用由PMOS晶体管52以及53构成的电流镜电路和由NMOS晶体管54以及55构成的电流镜电路而成为NMOS晶体管55的漏极电流。该漏极电流通过输出端子OUT中的输出阻抗变换为输出电压。这样，输入信号电压在被与输出端子OUT连接的PMOS晶体管50以及NMOS晶体管55双方放大之后出现在输出端子OUT处。该电路与仅利用输出PMOS晶体管放大的A级输出电路结构、或仅利用输出NMOS晶体管放大的A级输出电路结构相比，效率良好且放大幅度变高(例如，参照专利文献1)。

【专利文献1】日本特开平08-8654号公报(图2)

现有的输出电路可获得较大的源极电流，与此相对，由于对NMOS晶体管54进行了饱和连接(飽和結線)，所以NMOS晶体管55的栅极电压只能上升到NMOS晶体管54的阈值电压程度的电平。由此，在NMOS晶体管55中无法获得大的栅极/源极间电压，所以具有如下这样的课题：有时未流过较大的灌电流(シンク電流)，而导致输出电流不足。

发明内容

本发明是鉴于上述课题而完成的，其目的是提供可流过充分的输出电流的输出电路。

本发明为了解决上述课题，构成以下这种结构的输出电路。

该输出电路的特征是具有：第1个第一导电类型MOS晶体管，其源极与第一电源端子连接；第2个第一导电类型MOS晶体管，其栅极与上述第1个第一导电类型MOS晶体管的栅极连接，源极与上述第一电源端子连接；第一电流源，其一个端子与上述第2个第一导电类型MOS晶体管的漏极连接，另一个端子与第二电源端子连接；第一电流镜电路，其具有输入端子以及输出端子，输入端子与上述第电流源的一个端子连接，流过上述第一电流源的电流与上述第2个第一导电类型MOS晶体管的漏极电流之间的差分电流被输入到输入端子，并由第3第一导电类型MOS晶体管以及第4个第一导电类型MOS晶体管构成；第1个第二导电类型MOS晶体管，其栅极以及漏极与上述第一电流镜电路的输出端子连接；第二电流源，其一个端子与上述第1个第二导电类型MOS晶体管的源极连接，另一个端子与上述第二电源端子连接；第三电流源，其一个端子与上述第一电源端子连接；第2个第二导电类型MOS晶体管，其栅极与上述第三电流源的另一个端子连接，源极与上述第二电流源的一个端子连接，漏极与上述第一电源端子连接；第3个第二导电类型MOS晶体管，其栅极以及漏极与上述第三电流源的另一个端子连接，源极与上述第二电源端子连接；以及第4个第二导电类型MOS晶体管，其栅极与上述第1个第二导电类型MOS晶体管的漏极连接，源极与上述第二电源端子连接，漏极与上述第1个第一导电类型MOS晶体管的漏极连接。

在如上所述构成的本发明的输出电路中，当第4个第一导电类型MOS晶体管的漏极电流大于第三电流源流过的电流时，第4个第二导电类型MOS晶体管的栅极电压成为第一电源端子的电压附近的电平。因此，本发明的输出电路与现有输出电路相比，具有可流过充分的输出电流的效果。

附图说明

图1是示出本实施方式的输出电路的电路图。

图2是示出本实施方式的输出电路的其它例的电路图。

图3是示出本实施方式的输出电路的其它例的电路图。

图4是示出本实施方式的输出电路的其它例的电路图。

图5是示出使用本实施方式输出电路的运算放大器的电路图。

图6是示出现有输出电路的电路图。

标号说明

18、19、20、44恒流源；21、22共源共栅(カスコ一ド)电路；23、24阻抗元件。

具体实施方式

以下，参照附图来说明本发明的实施方式。

首先，说明输出电路的结构。图1是示出本实施方式的输出电路的电路图。

本实施方式的输出电路具备PMOS晶体管10～13、NMOS晶体管14～17和恒流源18～20。