[发明专利]超细间距焊盘的叠层倒装芯片封装结构及其制造方法

说明书

技术领域

本发明涉及一种电子封装中芯片与基板互连的结构以及制造方法，尤其涉及一种超细间距焊盘的叠层倒装芯片小尺寸薄型封装结构及其制造方法。

背景技术

如图1所示，传统的包含两层倒装芯片的叠层封装结构中，芯片焊盘与基板焊盘之间的互连通常是上层芯片2通过较大的球状焊料凸点与基板100焊盘连接，下层芯片1通过较小的球状焊料凸点与基板焊盘连接。

为了克服传统的两层倒装芯片的叠层封装结构中，焊料凸点无法适用于超细间距焊盘的问题，近年来出现了导电柱互连结构，可以在下层芯片1上使用该导电柱互连结构，或者下层芯片1和上层芯片2同时使用导电柱互连结构。

如果仅仅将这种新型的导电柱互连使用在下层芯片1上，而上层芯片2仍然使用球状焊料凸点互连时，无法应用于小于150um的超细间距焊盘。

如果将导电柱互连同时使用在下层芯片1和上层芯片2上时，存在诸多问题。由于现有技术一般只能做到约70um高度的导电柱，减去芯片表面保护绝缘层以及基板表面绝缘层的厚度之后，芯片与基板之间的间隙d将小于50um(参见图3)。但同时下层芯片背面与上层芯片表面之间至少需要保留10um的空间(d₂)以供连接或者底部填充胶的填充。现有的可以实现量产的芯片减薄技术一般为30um厚度，因此下层芯片1的厚度Tc最少也有30um，导致下层芯片1与基板100之间的间隙d₁只剩下不到10um，这种结构目前难以实现。

发明内容

本发明的目的在于提供一种超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。

为了实现上述目的，根据本发明的实施例，提供了一种叠层倒装芯片封装结构，其中，所述叠层倒装芯片封装结构包括：基板，基板上设置有多个基板焊盘；上下堆叠的多个芯片，每个芯片上均设置有焊盘；多个导电柱，设置在芯片的焊盘与基板之间，基板焊盘与芯片焊盘之间通过所述多个导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起，最上层的芯片通过多层导电柱与基板电连接。

其中，芯片焊盘上设置的导电柱的层数大于等于位于该芯片下方的芯片焊盘上设置的导电柱的层数。

其中，最下层的芯片通过一层导电柱与基板电连接。

其中，各层芯片均包含有间距小于150um的焊盘。

所述多个导电柱包括第一导电柱、第二导电柱和第三导电柱，第二导电柱堆叠在第一导电柱上方，第三导电柱设置在最下层的芯片上。

第一导电柱和第二导电柱之间以及导电柱与基板焊盘之间通过焊料连接，焊料包括第一焊料、第二焊料和第三焊料。

基板焊盘通过第一焊料与第一导电柱的一端连接，基板焊盘通过第三焊料与第三导电柱一端连接，第一导电柱与第二导电柱之间通过第二焊料连接。

第一焊料的熔点比第二焊料和第三焊料的熔点高50℃以上。

第一焊料和第二焊料以及第三焊料的材料都为无铅焊料。

在该封装结构的用于各层导电柱之间连接以及用于导电柱与基板焊盘连接的所有焊料中，在与各层芯片直接连接的导电柱下端所设的焊料的熔点是最低的。

下层芯片的背面与上层芯片的正面无焊盘区域通过不导电材料粘连。

密封材料填充在芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。

第一导电柱和第二导电柱以及第三导电柱的材料都为铜。

芯片的焊盘与一部分或全部导电柱之间设有UBM层。

根据本发明的另一方面，提供一种制造如上所述的叠层倒装芯片封装结构的方法，其中，所述方法包括：将预置有第一导电柱的载体通过回流焊连接到基板上后，分离第一导电柱与载体，使第一导电柱通过第一焊料连接保留在基板焊盘上。将预置有第三导电柱的最下层芯片背面贴装到最下层芯片之上的第二层芯片的无焊盘区域，然后将两层芯片同时贴装到基板上，再次经回流焊后形成互连结构。

其中，在载体的表面设置保护层，在分离第一导电柱与载体之前，第一导电柱镀在载体的保护层上。

其中，第一导电柱与第一焊料之间的结合力以及第一焊料与基板焊盘之间的结合力大于第一导电柱与载体的保护层之间的结合力。

使用根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。

附图说明

通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：

图1为传统的两层芯片均使用球状焊料凸点的倒装芯片结构示意图；