[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于，所述的半导体装置包括：

一基底，具有一第一掺杂区及位于其上的一第二掺杂区，其中所述第一及所述第二掺杂区具有一第一导电类型，且其中所述第二掺杂区内具有至少一第一沟槽及与其相邻的至少一第二沟槽；

一第一外延层，设置于所述第一沟槽内，且具有一第二导电类型；

一第二外延层，设置于所述第二沟槽内，且具有所述第一导电类型，其中所述第二外延层具有一掺杂浓度大于所述第二掺杂区的掺杂浓度，且小于所述第一掺杂区的掺杂浓度；以及

一栅极结构，设置于所述第二沟槽上方。

2.如权利要求1所述的半导体装置，其特征在于，所述第二外延层更包括一延伸部，位于所述基底上而覆盖所述第二掺杂区，所述延伸部具有一第三沟槽而露出所述第一外延层，且具有一第三掺杂区邻近于所述第三沟槽的一侧壁，所述第三掺杂区具有所述第二导电类型。

3.如权利要求2所述的半导体装置，其特征在于，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，且小于所述第一掺杂区的掺杂浓度。

4.如权利要求2所述的半导体装置，其特征在于，所述的半导体装置更包括一介电材料层，设置于所述第三沟槽内。

5.如权利要求4所述的半导体装置，其特征在于，所述介电材料层包括氧化硅或未掺杂的多晶硅。

6.如权利要求1所述的半导体装置，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型。

7.如权利要求1所述的半导体装置，其特征在于，所述第二掺杂区由一外延层所构成。

8.如权利要求1所述的半导体装置，其特征在于，所述第一沟槽及所述第二沟槽露出所述第一掺杂区与所述第二掺杂区之间的一界面。

9.如权利要求1所述的半导体装置，其特征在于，所述第一外延层具有一掺杂浓度大于所述第二掺杂区的掺杂浓度，且小于所述第一掺杂区的掺杂浓度。

10.如权利要求1所述的半导体装置，其特征在于，所述第一外延层顺应性设置于所述第一沟槽的一侧壁及一底部上，且所述第二外延层顺应性设置于所述第二沟槽的一侧壁及一底部上。

11.如权利要求1所述的半导体装置，其特征在于，所述的半导体装置更包括一介电材料层，设置于所述第一沟槽及所述第二沟槽内。

12.如权利要求11所述的半导体装置，其特征在于，所述介电材料层包括氧化硅或未掺杂的多晶硅。

13.一种半导体装置的制造方法，其特征在于，所述的半导体装置的制造方法包括：

提供一基底，具有一第一掺杂区及位于其上的一第二掺杂区，其中所述第一及所述第二掺杂区具有一第一导电类型；

在所述第二掺杂区内形成至少一第一沟槽；

在所述第一沟槽内填入一第一外延层，其中所述第一外延层具有一第二导电类型；

在所述第二掺杂区内形成与所述第一沟槽相邻的至少一第二沟槽；

在所述第二沟槽内填入一第二外延层，其中所述第二外延层具有所述第一导电类型，且所述第二外延层具有一掺杂浓度大于所述第二掺杂区的掺杂浓度，且小于所述第一掺杂区的掺杂浓度；以及

在所述第二沟槽上方形成一栅极结构。

14.如权利要求13所述的半导体装置的制造方法，其特征在于，所述的半导体装置的制造方法更包括：

自所述第二沟槽内延伸所述第二外延层于所述基底上而覆盖所述第二掺杂区；

在所述基底上的所述第二外延层内形成一第三沟槽而露出所述第一外延层；以及

在所述第二外延层内形成一第三掺杂区，其中所述第三掺杂区邻近于所述第三沟槽的一侧壁，且具有所述第二导电类型。

15.如权利要求14所述的半导体装置的制造方法，其特征在于，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，且小于所述第一掺杂区的掺杂浓度。

16.如权利要求14所述的半导体装置的制造方法，其特征在于，所述的半导体装置的制造方法更包括在形成所述第三掺杂区之前，在所述第三沟槽内形成一绝缘衬垫层。

17.如权利要求14所述的半导体装置的制造方法，其特征在于，所述的半导体装置的制造方法更包括在所述第三沟槽内填入一介电材料层。