[发明专利]一种利用上掩膜实现高性能铜互连的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是一种利用上掩膜实现高性能铜互连的方法。

背景技术

在半导体集成电路工业中，高性能的集成电路芯片需要高性能的后段电学连接。金属铜由于它的低电阻率特性，在先进集成电路芯片中得到了越来越广泛的应用。从铝线到铜线，材料的改变带来了电阻率的巨大降低。随着集成电路技术的进步，芯片复杂程度的增加，这意味着芯片内的后段互连线的电阻成为性能的瓶颈之一。如何有效地降低电阻，成为后段互连的一个重要研究课题。

从电阻公式，我们可以得到一些启发：

                                                

（上图公式中，R代表电阻，ρ代表材料的电阻率，L代表导线长度，W代表互连线宽度，H代表互连线的厚度。）随着芯片尺寸的缩小，密度的提高和芯片复杂度的提高，互连线的宽度不断减小，互连线的总长度L也无可避免的增大的。可以减少电阻的因素只剩下电阻率和厚度了。而从铝互连切换到铜互连，就是降低互连线的电阻率从而实现总体电阻的降低的。而对于同种材料而言，其电阻率基本是一定的。因此，可以用于降低高端铜互连线的电阻的唯一因素就只有提高互连线的厚度H了。为了更准确的表征厚度对电阻的影响，半导体技术中采用方块电阻（sheet resistance，也叫薄层电阻，计算公式为Rs=ρ/H ，R=Rs*L/W）来表征。这样对于相同工艺的不同形状的互连线，方块电阻能精确的表征出厚度对电阻的影响，而不受导线长度和宽度的影响。

   事实上，由于金属填充工艺和刻蚀工艺的限制，嵌入式的铜互连结构要成功实现，其基本工艺条件要求高宽比不能过大，即对于某一宽度的铜互连线，其厚度不能太厚。因为厚度太厚，意味着沟槽结构深度很大，将不利于刻蚀工艺控制蚀刻的形貌和尺寸，而金属填充工艺也比较难完成完全填充，这样反而会增大电阻，降低互连的可靠性，带来非常不利的影响。因此不可能无限制的增大互连线的整体厚度来降低电阻。

发明内容

针对现有的后段电学连接结构存在的上述问题，本发明提供一种利用上掩膜实现高性能铜互连的方法。

本发明解决技术问题所采用的技术手段为：

一种利用上掩膜实现高性能铜互连的方法，包括一存在金属互连层的半导体基底，其中，包括如下具体步骤：

步骤a、于所述半导体基底的金属互连层上形成一复合结构，所述复合结构由下到上依次是刻蚀停止层、介质层、上覆层、刻蚀调整层和掩膜层，所述刻蚀调整层为掺氮碳化硅薄膜；

步骤b、对所述复合结构进行刻蚀，于所述掩膜层形成金属互联结构的图案并使刻蚀停止于所述刻蚀调整层；

步骤c、于所述金属互联结构图案中，将预定需要加深的区域的所述刻蚀调整层去除；

步骤d、于所述金属互连结构图案中预定形成通孔的位置进行光刻和部分刻蚀，使所述复合结构上形成预定深度的通孔图案；

步骤e、对所述复合结构进行刻蚀，以形成所述金属互联结构图案勾勒的沟槽与通孔；

步骤f、于所述沟槽和通孔内镶嵌金属，使所述金属充满所述沟槽和通孔；

步骤g、平整所述复合结构表面。

上述利用上掩膜实现高性能铜互连的方法，其中，所述刻蚀停止层为掺氮碳化硅层。

上述利用上掩膜实现高性能铜互连的方法，其中，所述介质层的相对介电常数为2 - 4.2。

上述利用上掩膜实现高性能铜互连的方法，其中，所述上覆层为氧化硅层。

上述利用上掩膜实现高性能铜互连的方法，其中，所述掺氮碳化硅薄膜的形成方法为化学汽相沉积。

上述利用上掩膜实现高性能铜互连的方法，其中，所述掩膜层为氮化钛金属层。

上述利用上掩膜实现高性能铜互连的方法，其中，所述步骤b中刻蚀所述复合结构地方法为：利用光刻将所述金属互联结构图案转移至所述掩膜层，刻蚀去除所述金属互联结构图案内的掩膜层。

上述利用上掩膜实现高性能铜互连的方法，其中，所述步骤c中去除所述刻蚀调整层的方法为：利用一预定义光罩，刻蚀所述预订需要加深的区域的所述刻蚀调整层，刻蚀方式为等离子体干法刻蚀，所述刻蚀停止于所述上覆层。

上述利用上掩膜实现高性能铜互连的方法，其中，所述步骤f中，镶嵌的金属为铜。

上述利用上掩膜实现高性能铜互连的方法，其中，所述步骤g中平整所述复合结构表面的方法为化学机械研磨。

上述利用上掩膜实现高性能铜互连的方法，其中，所述掺氮碳化硅层的形成方法为化学汽相沉积。