[发明专利]一种基于插值和快速时钟的快速收敛自适应滤波器

说明书

技术领域

本发明涉及信号处理领域，特别涉及一种快速收敛的自适应滤波器。

背景技术

自适应滤波器一直是信号处理领域的研究热点之一，经30多年的发展，其已经被广泛应用于数字通信、雷达、声纳、地震学、导航系统、生物医学和工业控制领域。自适应滤波器能够根据环境的改变，使用自适应算法来改变滤波器的参数和结构。一般情况下，不改变自适应滤波器的结构，而自适应滤波器的系数是由自适应算法更新的时变系数。即其系数自动连续地适应于给定信号，以获得期望响应。自适应滤波器的最重要的特征在于它能够在未知环境中有效工作，并能够跟踪输入信号的时变特征。典型的自适应滤波器算法有LMS(Least Mean Squares，最小均方)和RLS(Recursive Least Squares，递归最小二乘)。

随着自适应滤波器的广泛应用，越来越多的应用领域希望在不牺牲精度的条件下，加快滤波器的收敛速度。另一方面，随着FPGA(Field-Programmable Gate Array，现场可编程门阵列)等大规模集成电路技术的发展，自适应滤波器也发展出多种具体的FPGA实现形式。

发明内容

本发明提供一种基于插值和快速时钟的快速收敛自适应滤波器。

本发明提供的技术方案如下：

一种基于插值和快速时钟的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器包括插值单元、误差计算模块、系数更新模块和可变系数滤波器模块；其中，

所述插值单元，用于对输入信号d(n)和参考信号x(n)进行插值处理；

所述误差计算模块，用于求出自适应滤波器的输出信号y(n)和输入信号d(n)的误差信号e(n)；

所述系数更新模块，用于根据所选用的收敛算法计算所述可变系数滤波器模块的系数w(n)。

所述的快速收敛自适应滤波器，其特征是，所述插值单元对符号速率为f_S的输入信号d(n)和参考信号x(n)进行I倍插值，其输出分别为d_I(n)和x_I(n)，此时信号的采样速率为I·f_S；所述误差计算模块和所述系数更新模块的工作时钟也相应地变为原数据速率I倍的高速时钟；其中，I为大于1的正整数。

所述的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器的收敛时间S_I为：

SI=NIN·I·S]]>

其中，N_I表示所述快速收敛自适应滤波器收敛所需要的时钟周期，N为未经过插值的自适应滤波器收敛所需要的时钟周期，S为未经过插值的自适应滤波器的收敛时间；

其中，调整I的取值，使得N_I＜N·I。

所述的快速收敛自适应滤波器，其特征是，用实验的方式测试不同的I值，当比值N_I/N·I达到最小值时，自适应滤波器具有最快的收敛速度，将此时I的取值作为优化的系统参数。

所述的快速收敛自适应滤波器，其特征是，所述插值单元是一个基于半带滤波的插值单元。

所述的快速收敛自适应滤波器，其特征是，所述可变系数滤波器模块是一个系数可配置的直接型FIR滤波器。

所述的快速收敛自适应滤波器，其特征是，所述系数更新模块利用误差信号e(n)根据LMS算法或RLS算法对所述可变系数滤波器模块的系数w(n)进行更新。

本发明提出的自适应滤波器，与传统的实际实现的自适应滤波器相比，加快了自适应滤波器的收敛速度。

附图说明

图1是本发明所述基于插值和快速时钟的快速收敛自适应滤波器的原理图

具体实施方式

下面结合实施例和附图进一步详细说明本发明的内容，但不以任何方式限制本发明的范围。

本发明所述的基于插值和快速时钟的快速收敛自适应滤波器由插值单元、误差计算模块、系数更新模块和可变系数滤波器模块组成。