[发明专利]一键测试自动增益控制环路时间常数的方法

说明书

技术领域

本发明涉及一种主要用于测试自动增益控制环路（AGC）时间常数，即环路稳定时间的方法。

背景技术

自动增益控制环路（AGC）时间常数(settling time)是指输入信号强弱变化时自动增益控制环路（AGC）环路输出稳定的时间，时间常数（settling time）的设置与信息的调制频率、功率变化频率都有关，不能太短也不能太长，所以时间常数是表征AGC环路的关键指标之一。

通常测试AGC时间常数的方法是将AGC环路的的输出通过数模转换器D/A转换为模拟信号，通过人工操作仪器测试的方式进行的。它首先是利用信号源产生调幅频率可变的调幅信号输入到AGC环路，然后利用示波器测试不同调幅信号副载波幅度的变化。根据调幅信号的频率得到AGC时间常数，这种测量方法的问题是测量过程由人工操作完成，测量速度慢、操作繁琐。

发明内容

为了克服上述现有技术测量速度慢，操作繁琐的问题，本发明提出一种测试效率更高、成本更低、测试更准确的一键测试自动增益控制（AGC）环路时间常数的方法。

本发明提出的一种一键测试自动增益控制环路时间常数的方法，具有如下技术特征：

（1）针对设计在可编程门阵列芯片（FPGA）中的被测AGC环路，在FPGA中编制接收开始测试命令，改变被测自动增益控制（AGC）环路增益，产生一个判断AGC环路是否处于稳定状态的测试比较器和对被测AGC环路系统钟进行计数的计数器，完成对被测AGC环路时间常数的测试程序，在被测AGC环路模型上构建测试模型；

（2）计算机通过CPCI、PCI、串口、网络与FPGA连接，向FPGA发出开始测试的控制命令，由上述测试比较器判断被测AGC环路输出的峰值功率V_out是否小于或大于设定的门限值V_ref后，输出结束脉和计数值；然后将计数值的结果上报给计算机，计算机根据上报结果和被测AGC环路的系统钟计算出环路稳定时间，并显示结果。

本发明相比于现有技术具有如下有益效果： 

本发明在可编程门阵列芯片（FPGA）里编程，改变被测自动增益控制（AGC）环路的增益，以实现输入信号的阶跃变化；比较AGC环路中峰值电路的输出和设计者设计的参考值的方法判断环路是否处于稳定状态；用统计时钟个数的方法测试自动增益控制（AGC）的稳定时间，即时间常数；利用真实的工作信号进行测试，替代了传统测试方法中由信号源产生频率可变的调幅测试信号。

本发明在可编程门阵列芯片（FPGA）中 利用被测AGC环路的设计，在可编程门阵列芯片（FPGA）中的数字环路增益上加上或减去一个常数值来增大或减小环路的数字增益实现被测AGC环路输入信号的阶跃变化。通过测试自动增益控制AGC环路的阶跃响应，测试自动增益控制AGC时间常数。

本发明在可编程门阵列芯片（FPGA）里编程，产生一个测试比较器以实现判断环路是否处于稳定状态，利用被测AGC环路的峰值检测输出与被测AGC环路设计的参考值比较，达到设定的稳定条件即输出计数器的结束脉冲，替代了传统测试方法利用示波器、频谱仪测试输出信号幅度，不需增加其它程序，也毋需增加将数字信号转换为模拟信号的数模转换器（D/A）。

本发明在可编程门阵列芯片（FPGA）里编程接收开始测试命令，启动可编程门阵列芯片（FPGA）中的测试计数器，当收到结束脉冲时，可编程门阵列芯片（FPGA）中的计数器结束计数，输出系统钟个数，利用CPCI、PCI、串口或网口等接口上报给计算机软件。

本发明在计算机软件中根据系统钟频率（fs）和计数(N)计算AGC环路的时间常数并显示。

利用本方法不需要使用仪器和人工操作，使测试效率更高、成本更低、测试更准确。操作者只需在计算机软件界面上点击“开始测试”键就可以启动测试并自动完成测试。包括控制测试启动和接收结果的计算机、替代频谱仪测试信号幅度的可编程门阵列芯片（FPGA）。本发明通过测试自动增益控制AGC环路的阶跃响应，达到测试自动增益控制AGC时间常数的目的。

附图说明

图1是本发明测试硬件连接方式。

图2是本发明被测试AGC环路模型和测试模型。

图3是环路稳定时间统计方法。

图4是本发明计算机软件程序的控制流程图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。