[发明专利]一种双阈值时刻鉴别电路

权利要求书

1.一种双阈值时刻鉴别电路，其特点在于：包括过零时刻鉴别单元、预鉴别单元和阈值自适应单元，过零时刻鉴别单元由微分电路和过零比较电路顺序连接组成，微分电路输入单极性的激光回波脉冲信号并将其转化为双极性脉冲信号，过零比较电路提取双极性脉冲信号输出过零点时刻，过零点时刻输入阈值自适应单元作为其内部系统控制电路的控制信号；预鉴别单元由前沿比较电路和脉冲展宽电路顺序连接组成，前沿比较电路输入单极性的激光回波脉冲信号并比较其与自适应阈值的幅值大小输出使能信号，脉冲展宽电路对使能信号进行脉冲展宽，展宽后的使能信号输入过零时刻鉴别单元作为其内部过零比较电路的使能信号；阈值自适应单元由系统控制电路和阈值调节电路顺序连接组成，系统控制电路根据输入的过零点时刻输出相应的控制信号，阈值调节电路根据控制信号输出相应的阈值，阈值输入预鉴别单元作为其内部前沿比较电路的自适应阈值。

2.根据权利要求1所述的一种双阈值时刻鉴别电路，其特征在于：微分电路包括高速运算放大器OPA、第一电阻[R1]和第一电容[C1]，高速运算放大器OPA反向输入端通过第一电容[C1]和输入信号相连接，正向输入端直接接地，正向输出端通过第一电阻[R1]与反向输入端相连接；第一电阻[R1]的两端分别与运算放大器OPA的反向输入端和正向输出端相连接；第一电容[C1]的两端分别与运算放大器OPA的反向输入端和输入信号相连接。

3.根据权利要求1所述的一种双阈值时刻鉴别电路，其特征在于：脉冲展宽电路包括D触发器、非门、第四电阻[R4]、第五电阻[R5]和第二电容[C2]，D触发器的输入端D接电源VCC，时钟端CLK接前沿比较电路的输出信号，正向输出端Q与第四电阻[R4]的第一端相连接，复位端CLR与非门的输出端相连接；非门的输入端与第五电阻[R5]的第一端相连接，输出端与D触发器的复位端CLR相连接；第四电阻[R4]的第一端与D触发器的正向输出端Q相连接，第四电阻[R4]的第二端与第五电阻[R5]的第一端连接；第五电阻[R5]第一端与非门的输入端相连接，第五电阻[R5]第二端接地；第二电容[C2]与第五电阻[R5]并联。

4.根据权利要求1所述的一种双阈值时刻鉴别电路，其特征在于：阈值调节电路包括第一高频三极管[Q1]、第二高频三极管[Q2]、第三高频三极管[Q3]、第六电阻[R6]、第七电阻[R7]、第八电阻[R8]、第九电阻[R9]、第十电阻[R10]、第十一电阻[R11]、第十二电阻[R12]、第十三电阻[R13]和第十四电阻[R14]，第一高频三极管[Q1]的基极与第八电阻[R8]第一端相连接，集电极与第十一电阻[R11]的第一端相连接，发射极接地；第二高频三极管[Q2]的基极与第九电阻[R9]的第一端相连接，集电极与第十二电阻[R12]的第一端相连接，发射极接地；第三高频三极管[Q3]的基极与第十电阻[R10]的第一端相连接，集电极与第十三电阻[R13]的第一端相连接，发射极接地；第八电阻[R8]、第九电阻[R9]、第十电阻[R10]的第二端分别与CPLD相连接；第十一电阻[R11]、第十二电阻[R12]、第十三电阻[R13]的第二端连接在一起；第六电阻[R6]的第一端与电源VCC相连接，第六电阻[R6]的第二端与第十一电阻[R11]、第十二电阻[R12]、第十三电阻[R13]的第二端相连接；第七电阻[R7]的第一端与第六电阻[R6]的第二端相连接，第七电阻[R7]的第二端接地；第十四电阻[R14]的第一端与第六电阻[R6]的第二端相连接，第十四电阻[R14]的第二端与CPLD相连接。