[发明专利]δ-σ调制器与信号处理系统

说明书

技术领域

一般地讲，本公开专利涉及一种用于无线通信的接收器，具体地讲，本公开专利涉及一种适用于音频设备和医学测量仪器的连续时间δ-σ调制器与信号处理系统。

背景技术

图1描述了δ-σ调制器的基本结构。

图1中的δ-σ调制器1由过滤器FLT、计量器Quan、以及数字-模拟转换器DAC1构成。

δ-σ调制器1构成包括数字-模拟(DA)转换器DAC1和过滤器FLT的反馈调制器，其中，过滤器FLT用于过滤信号频带(即，低于计量器的取样频率的频带频率)中的计量器Quan所生成的量化噪音，以提高信噪比(SNR)。

如果过滤器FLT为连续时间型，则调制器用作连续时间δ-σ调制器；如果过滤器FLT为离散时间型，则调制器用作离散时间δ-σ调制器。把过滤器FLT设计为在信号频带中具有高增益，以稳定地平衡量化噪音衰减。

图2描述了具有一条零-阶反馈路径的δ-σ调制器的典型结构。

在连续时间δ-σ调制器中，把计量器Quan和数字-模拟转换器DAC1所导致的反馈信号中的延迟称为过回路延迟(ELD)。如果出现过回路延迟，则这一延迟可能会明显降低δ-σ调制器的稳定性。

为了避免不稳定性，通常添加一条包括数字-模拟转换器DAC0和权重k0的反馈路径Path0，如图2中所示。这一技术用于补偿因回路延迟(ELD)所产生的信号延迟，并且用于增强稳定性。

图3和4为结构图，描述了通常连续时间第三阶δ-σ调制器的典型结构。把图3中的δ-σ调制器1B称为反馈调制器，把图4中的δ-σ调制器1C称为前馈调制器。每一个调制器配有一条零-阶反馈路径Path0。

应该加以注意的是，在把加法器定位在积分器的上行位置(例如，图3中的加法器ADD1和积分器INT1)的情况下，当制作于电路中时，通常把所述两者作为整体部件加以形成。

另一方面，在一个或多个加法器的下行位置紧跟计量器(例如，在图3中的加法器ADDQ的下行位置紧跟计量器Quan的或者在图4中的加法器ADD1和ADDQ的下行位置紧跟计量器Quan)的情况下，难以整体地形成这些部件。

如果使用诸如图5中所示的具有运算跨导放大器(OTA)1和电阻元件R1、R2以及Radd的模拟加法器(ANLADD)实现调制器，则可能增大电路规模和能耗。

因此，如果使用微分器DIFF1构造过滤器FLT2D，如图6中所示，则可以把图4中的加法器ADD1移至紧接末级积分器INT3的上行位置(即，末级积分器INT3的输入侧)，并且不会改变过滤器的特性。

需要紧接计量器Quan上行位置的加法器ADDQ还提供零-阶反馈路径Path0。另外，也可以使用微分器把这一加法器移至紧接末级积分器INT3的上行位置。

图7和8描述了图3和6中所示的无定位在计量器上行位置的加法器的调制器的典型结构。

图7描述了消除了计量器上行位置加法器的反馈型连续时间第三阶δ-σ调制器的典型结构。

图8描述了也消除了计量器上行位置加法器的前馈型连续时间第三阶δ-σ调制器的典型结构。

图9描述了如何实现构成图8中调制器的一部分的加法器ADD1、积分器INT3、微分器DIFF0与DIFF1、以及权重k0、k1、k2与k3。

图9中的包括运算跨导放大器OTA、电阻元件R_k2与R_k3、以及电容器C_k0、C_k1与C_int3的电路2，实现了包含加法器ADD1、积分器INT3、微分器DIFF0与DIFF1、以及权重k0、k1、k2与k3的图8中的部分。

在图9的电路2中，按相应于输入电压V2与V3的方式，使用流经电阻元件R_k2与R_k3的电流向积分电容器C_int3充电，从而实现了积分动作。

与此同时，使用电容器C_k0与C_k1，而不是电阻器，实现图8中的微分器DIFF0与DIFF1。

图8中的数字-模拟转换器DAC0为线电压输出型。如果把δ-σ调制器作为多比特输出型、把数字-模拟转换器DAC0作为输出LSB的并行DAC配置加以实现，则也并行地、按阵列形式排列图9中的电容器C_k0。

下列表达式给出了可施用于图9中的电路的输入/输出关系表达式：