[发明专利]乘法数模转换器以及流水线模数转换器

说明书

技术领域

本发明有关模数转换器，更具体地有关一种共享开关的乘法数模转换器以及流水线模数转换器。

背景技术

便携式数字多媒体消费电子系统中，对模拟信号进行处理时需要高速、低功耗的模数转换器(Analog-to-Digital Convertor，以下简称为ADC)，其中，流水线(pipeline)ADC是一种既能实现高速又能实现高精度的流水线结构的ADC，流水线ADC的采样速率可高达每秒钟几十兆采样点，甚至每秒钟上百兆采样点，即采样速率为几十MS/s，甚至上百MS/s，这一特性使得流水线ADC成为消费电子系统中常用的模数转换器件。

图1A是传统流水线ADC的架构示意图。如图1A所示，流水线ADC包括多级(stage)流水线电路结构，以第二级(Stage 2)流水线电路为例(见图1A下方所示虚线框部分)，其包括采样保持(sample-and-hold，以下简称为S/H)电路、子ADC(sub ADC)电路、子数模转换(sub Digital-to-Analog Convertor，以下简称为子DAC)电路、减法器电路以及余量放大器(residue amp)电路，其中，所述子ADC电路用于对模拟信号输入量Vin量化，进行模数转换，并输出与该模拟信号输入量Vin对应的数字量，即二进制的数字信号；所述子DAC电路对该子ADC电路输出的数字量进行处理，并输出对应的模拟信号量；所述减法器电路用于将模拟信号输入量Vin与该子DAC电路输出的模拟信号量相减，并通过及余量放大器电路放大处理后，得到模拟信号输入量Vin的余量信号Vout，以将该余量信号Vout作为下一级流水线电路的模拟信号输入量，由下一级流水线电路进行处理。流水线电路中的S/H电路、子DAC电路、减法器电路和余量放大器电路可统称为乘法数模转换器(Multiplying Digital-to-Analog Convertor，以下简称为MDAC)。

图1B是传统流水线ADC中MDAC的电路结构示意图；图1C是图1B的电路结构中各开关的时序示意图。在传统的流水线ADC中，为实现不同精度等级的采样，MDAC中需要设置不同数量的采样电容Cs和反馈电容Cf，以及采样开关、解码器开关和反馈开关。具体地，如图1B所示，MDAC电路包括子DAC解码电路10、电容开关电路20和运算放大器电路30，其中，子DAC解码电路10与本级流水线电路中的子ADC电路40的输出端连接，并且通过3个输入端分别接收模拟电压Vrp、Vcm及Vrn，电容开关电路20与上一级流水线电路或采样保持电路输出的模拟输入信号输入量Vin、子DAC解码电路10和运算放大器电路30连接，该MDAC可对模拟信号输入量Vin以及子ADC电路40输出的数字量进行处理，得到该模拟信号输入量Vin的余量信号，以供下一级流水线电路进行处理，该子DAC解码电路10、电容开关电路20和运算放大电路30组成的MDAC电路，可实现上述图1A所示的采样保持电路、子DAC电路、减法器和余量放大器的功能；为实现3.5位(bits)的MDAC电路结构，电容开关电路20需要设置7采样电容Cs、1个反馈电容Cf，以及与采样电容Cs分别连接的7个采样开关φ1和7个解码器开关φ2，与反馈电容Cf分别连接的1个采样开关φ1和1个反馈开关，该反馈开关为解码器开关φ2，其中，采样开关φ1与需要处理的输入模拟信号输入量Vin连接，与采样电容Cs连接的7个解码器开关φ2与子DAC解码电路10的输出端连接，反馈开关与运算放大器电路30的输出端Vout连接，同时，反馈电容Cf和采样电容Cs与运算放大器电路300的输入端连接，同时，还通过接地开关φie接地。各采样开关φ1、解码器开关φ2和接地开关φ1e在如图1C的时序下工作时，可控制采样开关、解码器开关和接地开关的关闭或打开，实现上述图1A所示的采样保持电路、子DAC电路、减法器电路和余量放大器电路的功能，对本级流水线电路的模拟信号输入量Vin处理，得到该模拟信号输入量Vin的余量信号。

综上，传统流水线ADC的MDAC中，每个采样电容Cs均需要连接有1个采样开关和1个解码开关，MDAC中开关总数较多，而采样开关和解码器开关的尺寸较大，使得MDAC中开关占用的电路面积较大。

发明内容

为了解决现有技术中的缺陷，本发明提供一种乘法数模转换器以及流水线模数转换器，可有效减少乘法数模转换器中开关的数量，从而减少开关占用的电路面积。