[发明专利]用于列并行单斜率ADC的具有动态偏置的级联比较器

权利要求书

1.一种处理信号的方法，所述方法包括以下步骤：

经由各个第一输入晶体管和第二输入晶体管来接收第一输入信号和第二输入信号；

接收第三输入信号以产生偏置信号，所述偏置信号以固定的偏移来跟踪所述第一输入信号；以及

将所述偏置信号施加给分别级联到所述第一输入晶体管和所述第二输入晶体管的第一级联晶体管和第二级联晶体管。

2.如权利要求1所述的方法，其中，所述第一输入信号和所述第三输入信号是向下倾斜电压信号。

3.如权利要求1所述的方法，其中，所述第二输入信号是采样的像素电压。

4.如权利要求1所述的方法，其中，输出信号取决于所述第一输入信号的电压电平与所述第二输入信号的电压电平的比较。

5.如权利要求1所述的方法，其中，所述第一输入晶体管和所述第二输入晶体管是PMOS晶体管。

6.如权利要求1所述的方法，其中，所述第一级联晶体管和所述第二级联晶体管是PMOS晶体管。

7.一种处理信号的系统，所述系统包括：

第一输入晶体管和第二输入晶体管，所述第一输入晶体管和所述第二输入晶体管被使能以分别接收第一输入信号和第二输入信号；

第一级联晶体管和第二级联晶体管，所述第一级联晶体管和所述第二级联晶体管分别级联到所述第一输入晶体管和所述第二输入晶体管；以及

级联偏置发生器，所述级联偏置发生器被使能以接收第三输入信号，所述级联偏置发生器产生偏置信号，所述偏置信号以固定的偏移来跟踪所述第一输入信号，其中，

所述偏置信号被施加到所述第一级联晶体管的栅极端子和所述第二级联晶体管的栅极端子。

8.如权利要求7所述的系统，其中，所述第一输入信号是向下倾斜电压信号。

9.如权利要求7所述的系统，其中，所述第二输入信号是采样的像素电压。

10.如权利要求7所述的系统，其中，输出信号取决于所述第一输入信号的电压电平与所述第二输入信号的电压电平的比较。

11.如权利要求7所述的系统，其中，所述第一输入晶体管和所述第二输入晶体管是PMOS晶体管。

12.如权利要求7所述的系统，其中，所述第一级联晶体管和所述第二级联晶体管是PMOS晶体管。

13.一种处理信号的电路，所述电路包括：

第一PMOS晶体管，所述第一PMOS晶体管具有与正电压源耦接的源极端子；

所述第一PMOS晶体管的漏极端子与第二PMOS晶体管和第三PMOS晶体管中的每个的源极端子耦接；

第四PMOS晶体管，所述第四PMOS晶体管具有与所述第二PMOS晶体管的漏极端子耦接的源极端子；

第五PMOS晶体管，所述第五PMOS晶体管具有与所述第三PMOS晶体管的漏极端子耦接的源极端子；

第一NMOS晶体管，所述第一NMOS晶体管具有与所述第四PMOS晶体管的漏极端子耦接的漏极端子；

第二NMOS晶体管，所述第二NMOS晶体管具有与所述第五PMOS晶体管的漏极端子、所述第一NMOS晶体管的栅极、以及所述第二NMOS晶体管的栅极耦接的漏极端子；

所述第一NMOS晶体管和所述第二NMOS晶体管中的每个的源极端子与地耦接；以及

级联偏置发生器，所述级联偏置发生器具有与所述第四PMOS晶体管的栅极端子、以及所述第五PMOS晶体管的栅极端子耦接的输出端子。

14.如权利要求13所述的电路，其中：

偏置信号施加到所述第一PMOS晶体管的栅极端子；

第一输入倾斜信号施加到所述第二PMOS晶体管的栅极端子；

输入像素信号施加到所述第三PMOS晶体管的栅极端子；

第二输入倾斜信号施加到所述级联偏置发生器的输入端子；以及

由所述级联偏置发生器产生的级联偏置信号施加到所述第四PMOS晶体管的栅极端子和所述第五PMOS晶体管的栅极端子。

15.如权利要求14所述的电路，其中，从所述第一输入倾斜信号偏移了基本固定的电压的所述级联偏置信号跟踪所述第一输入倾斜信号。