[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及在被应用于诸如MOSFET(金属氧化物半导体场效应晶体管)或MISFET(金属绝缘体半导体场效应晶体管)之类的半导体器件(或半导体集成电路器件)及其制造方法中的自对准技术时有效的技术。

背景技术

日本未经审查的专利公开No.2008-108869(专利文献1)公开了一种技术，其中关于基于SiC-半导体的垂直N沟道MOSFET或MISFET的制造方法，通过热处理来按自对准方式增大抗蚀剂掩模的宽度以按自对准方式形成源区和沟道区(P基极区)。该公开还公开了用以在源区和沟道区的热处理之后形成栅极结构的技术。

日本未经审查的专利公开No.2008-147576(专利文献2)或与其对应的美国专利公开No.2010-35420(专利文献3)公开了一种技术，其中关于基于SiC-半导体的垂直N沟道MOSFET或MISFET的制造方法，减小钨硬掩模的宽度以按自对准方式形成源区和沟道区。该公开还公开了用以在源区和沟道区的热处理之后形成栅极结构的技术。

[相关专利文献]

[专利文献]

[专利文献1]

日本未经审查的专利公开No.2008-108869

[专利文献2]

日本未经审查的专利公开No.2008-147576

[专利文献3]

美国专利公开No.2010-35420

发明内容

在基于SiC的MISFET的制造工艺中，在引入杂质之后，需要极高温度的激活退火。因此，难以频繁地使用在基于硅的MISFET的制造工艺中所执行的自对准工艺。这导致了以下问题：要控制器件的特性，高精度的对准技术是不可缺少的。

本发明已经被实现用来解决该问题。

本发明的目的是提供允许频繁使用自对准技术的半导体器件及其制造工艺。

本发明的上述及其他目的和新特征根据本说明书中的陈述和附图将变得清楚。

下面是本申请所公开的本发明的代表性实施例的概要的简要描述。

即，根据本发明的一方面，在诸如使用基于碳化硅的半导体基板的基于SiC的垂直功率MISFET之类的半导体器件及其制造方法中，沟道区、源区和栅极结构以相互自对准的关系形成。

下面是关于根据本申请所公开的本发明的代表性实施例所获得的效果的简要描述。

即，在诸如使用基于碳化硅的半导体基板的基于SiC的垂直功率MISFET之类的半导体器件及其制造方法中，沟道区、源区和栅极结构以相互自对准的关系形成。这使得对器件的特性的精确控制得以相对容易地执行。

附图说明

图1是在本发明的实施例的半导体器件的制造方法中的目标器件芯片的实例的顶视图；

图2是在图1的有源单元(active cell)中的单位周期性区域T的两个时段的放大顶视图；

图3是对应于图2的X-X’截面的器件截面图；

图4是在本发明的实施例的半导体器件的制造方法中所使用的单晶SiC晶片(外延晶片)的整体顶视图；

图5是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(形成用于引入沟道区的硬掩模的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；

图6是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(引入沟道区的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；

图7是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(形成侧壁的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；

图8是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(引入N+源区的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；

图9是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(引入P+接触区的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；

图10是用于说明本发明的实施例的半导体器件的制造方法的器件截面图，该图是在个体制造步骤(形成用于高温热处理的厚碳膜的步骤)中与图3的有源单元内的单位周期性区域T对应的部分的器件截面图；