[发明专利]通过射频扼流器的ESD块隔离

说明书

技术领域

本发明的电路和方法涉及集成电路。更具体地，本发明的系统和方法涉及用于集成电路的静电放电(“ESD”)保护。

背景技术

随着集成电路(“IC”)器件继续小型化，当前趋势是制作具有较浅节深度、较薄栅氧化层、轻掺杂漏极(“LDD”)结构、浅沟槽隔离(“STI”)结构、以及自对准硅化物(“自对准多晶硅化物”)工艺的集成电路，将所有这些预先用在亚四分之一微米互补金属氧化物半导体(“CMOS”)技术中。所有这些工艺导致相关CMOS IC产品由于ESD现象更易受损坏。因此，在芯片上建立ESD保护电路以保护在IC上的器件和电路防止ESD损坏。

鉴于在RF电路的器件中减小的栅氧化层厚度和降低的击穿电压，ESD保护尤其考验射频(“RF”)IC。这些传统ESD器件通常使RF电路的性能退化。

发明内容

为了解决现有技术中存在的缺陷，根据本发明的一个方面，提供了一种电路，包括：第一节点，被配置为接收射频(“RF”)信号；第一静电放电(ESD)保护电路，连接至用于RF电路的第一电压电源导轨和第二节点；第二ESD保护电路，连接至所述第二节点和用于所述RF电路的第二电压电源节点；以及RF扼流电路，被配置为与所述第一节点并联并且连接至所述第二节点和在所述第一节点和所述RF电路之间设置的第三节点。

在该电路中，所述第一ESD保护电路包括第一二极管，所述第一二极管具有连接至所述第一电压电源导轨的阳极和连接至所述第二节点的阴极，所述第二ESD保护电路包括第二二极管，所述第二二极管具有连接至所述第二电压电源导轨的阴极和连接至所述第二节点的阳极；或者所述RF扼流电路基本上没有电容并且包括电感器；或者所述扼流电路包括与第一电感器并联连接的第一电阻器。

该电路进一步包括：第二电阻器，被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；以及第二电感器，被配置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。

该电路进一步包括：第二ESD电路，与所述RF电路并联地连接至所述第一电源导轨和所述第二电源导轨；或者第三ESD保护电路，被设置为与所述RF电路并联并且连接至所述第一电压电源导轨和所述第二电压电源导轨。

根据本发明的另一方面，还提供了一种方法，包括：在连接至第一电路和RF扼流电路的第一节点处接收射频信号，所述RF扼流电路连接至第一ESD保护电路和第二ESD保护电路之间设置的第二节点；在没有静电放电现象的情况下，在所述第一电路和所述第一ESD保护电路和所述第二ESD保护电路之间设置的所述第二节点之间提供阻抗隔离；以及在静电放电现象期间，通过所述RF电路从所述第一节点至所述第二节点传导电流，放电电流通过所述第一ESD保护电路和所述第二ESD保护电路中的至少一个。

在该方法中，所述RF扼流电路基本上没有电容并且包括电感器；或者所述RF扼流电路包括与第一电感器并联设置的第一电阻器。

在该方法中，所述RF扼流电路包括第二电阻器，所述第二电阻器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联；或者所述RF扼流电路包括第二电感器，所述第二电感器被设置为与彼此并联设置的所述第一电阻器和所述第一电感器串联。

根据本发明的又一方面，提供了一种用于保护射频(“RF”)电路防止静电放电(“ESD”)的电路，包括：二极管串：包括：第一二极管，具有连接至用于所述RF电路的第一电压电源线的阳极和连接至第一节点的阴极，以及第二二极管，具有连接至所述第一节点的阴极和连接至用于所述RF电路的第二电压电源线的阳极；以及RF扼流电路，连接至所述第一节点和在所述RF电路和第三节点之间设置的第二节点，所述RF电路通过所述第三节点接收RF信号，所述RF扼流电路被配置为在没有ESD现象的情况下在所述二极管串和所述RF电路之间提供阻抗隔离并且在ESD现象期间将电流从所述第三节点传导至所述第一节点。

在该电路中，所述RF扼流电路基本上没有电容并且包括电感器；或者所述RF扼流电路包括电感器和电阻器。

在该电路中，所述电感器和所述电阻器被设置为彼此串联；或者所述电感器和所述电阻器被设置为彼此并联；或者所述RF扼流电路包括第二电阻器，与所述电阻器和所述电感器的并联组合串联连接；或者所述RF扼流电路包括第二电感器，与所述电阻器和所述电感器的并联组合串联连接。

附图说明

图1A示出了包括改善的防静电放电保护的射频电路的一实例。

图1B示出了包括改善的防静电放电保护的射频电路的另一实例。