[发明专利]邻接沟道侧壁的三维存储阵列及其制造方法

说明书

技术领域

本发明是关于一种邻接沟道侧壁的三维存储阵列及其制造方法。

背景技术

通过施加适于集成电路的电平的电子脉冲，可使得部分金属氧化物的电阻在二或多个合适范围内变化。由于金属氧化物具有结构简单、可与标准CMOS工艺兼容、高速、低耗能以及拥有应用于三维叠层中的潜力的特性，将金属氧化物用于电阻性随机存取存储器(RRAM)装置一事引起了人们广泛的兴趣。

氧化钨基RRAM已展现了其在二或多个电阻范围间，具有良好的电阻切换特性。举例而言，可参照美国专利第7,800,094号「Memory Devices Having an Embedded Resistance Memory with Tungsten Compound and Manufacturing Methods 」(申请于2007/12/12)。

随着所需数据储存量增加，将可形成于单一衬底上的一阵列内的存储单元数目最大化变得十分重要。其中一种解决办法是单纯地建立一个更大的晶粒，并沿着存储单元形成的水平面增加更多的存储单元。另一种解决办法是建立一个三维结构，而存储单元可彼此叠层于其中。虽然相较于由单一存储单元层形成存储单元阵列的晶粒而言，在相同的底面积上，叠层形态的存储单元阵列提供了晶粒更大的数据储存空间，但却无法确保在整个阵列中各存储单元的存储元件的输入/输出面(存储单元与位线间以及存储单元与字线间)都具有良好的电性接触。良好的电性接触是确保了在写入及读取作业进行时，通过存储单元的电流为最大量。

再者，要确保存储元件的输入/输出面与字线、位线间建立了良好的电性接触，会导致使用多个额外的掩模以及刻蚀步骤。这些额外的掩模以及刻蚀步骤确保了接触传导件(contact conductor)被均匀地沉积，建立起与所有输入/输出面间的完整接触，但所需的多个步骤也增加了制造成本。

因此，希望能通过实行一个不昂贵且简单的自对准工艺，提供一叠层结构的存储单元阵列，而能确保在所有阵列内存储单元的存储元件的输入/输出面形成良好的电性接触。

发明内容

本发明提供了一种存储单元阵列的叠层结构以及形成该种结构的方法。存储单元阵列结构包含邻接于在沟道内形成的导线所具有的相对二侧面而形成的多个存储元件。存储元件是以一邻接于导线相对二侧面的叠层形态成形，以此使得存储单元以一种垂直相堆的形式布置。一垂直连接件阵列将存储元件电性耦接至上方电路。上方电路可包含耦接至垂直连接件阵列的多条字线。在一实施例中，导线为位线。存储单元阵列结构可包含一布置于导线与存储元件表面间的驱动装置层，以于阵列的写入及读取作业进行时，控制通过存储单元的电流量，且允许更进一步地选择性控制。

在此所述的结构可特别是使用RRAM存储单元的存储单元阵列叠层结构。RRAM存储单元可包含以邻接于导线相对二侧面的方式布置的多个导电垫。导电垫各包含一对应于导线的其中一侧面的邻近侧面。邻近侧面是邻近于位在沟道内的导线。一金属氧化物存储元件形成于导电垫的邻近侧面上，使得金属氧化物存储元件被布置于导电垫与导线之间。

这样的结构可包含一氧化物成长势垒层，是形成于沟道之内而导线再形成于其上，用以防止电阻性金属氧化物存储元件于氧化工艺中向沟道内部成长。氧化物成长势垒层也可提供一表面，让导线可形成于其上，从而建立一良好的接合电性接触。

在一实施例中，至少二个导电垫叠层而使得至少一第一导电垫布置于一第二导电垫之上，且第一导电垫的一远离侧面被布置于较第二导电垫的一远离侧面接近该导线处，第一及第二导电垫的远离侧面与所对应的垂直连接件有电性交流。

在一实施例中，导电垫各包含位于其中一金属氧化物存储元件以及其中一垂直连接件间的一金属层。一金属层氧化部分是一电阻性金属氧化物存储元件，而使该电阻性金属氧化物存储元件布置于导电垫的金属层的邻近侧面。在一实施例中，更包含多个势垒金属层，金属层被布置于至少二层势垒金属层间。在一实施例中，导电垫更包含至少一场增强结构，金属氧化物存储元件各包含有邻近于所对应的沟道第一侧壁与第二侧壁其中一个的一邻近端，场增强结构邻接于该(些)邻近端。在一实施例中，一氧化物成长势垒层被布置于至少一金属氧化物存储元件与该金属氧化物存储元件所对应的导线第一侧面与第二侧面的其中一个间。在一实施例中，一驱动装置层被布置于至少一金属氧化物存储元件与该金属氧化物存储元件所对应的导线第一侧面与第二侧面的其中一个间。

形成此种结构的方法包含以下步骤：