[发明专利]在主处理器和协处理器之间进行接口连接的方法和装置

说明书

本申请是于2007年9月27日向国家知识产权局提出的申请号为200780036551.1的分案申请，原申请发明名称为“在主处理器和协处理器之间进行接口连接的方法和装置”。

技术领域

本发明涉及主处理器和协处理器之间的接口，并且更具体地说，本发明涉及主处理器的内部总线和外部协处理器之间的接口。

背景技术

在例如包括数字信号处理器(DSP)芯片的处理系统的设计中，有利的是能够实现未在该DSP芯片上实现的功能、计算能力和/或专门任务。例如，DSP可以是用于支持各种无线通信标准的无线基带。然而，可能需要对基带平台进行修改以添加对新的和/或不同的标准的支持。例如，在无线环境中，基带处理器可能需要支持全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、时分多址(TDMA)、宽带TDMA、通用分组无线业务(GPRS)和其他标准，并且该基带处理器可能需要被修改为例如支持TDSCDMA、其他第三代(3G)标准或要在未来开发的标准。

对基带处理器进行扩展以支持一种标准所需的附加硬件不一定能支持另一种标准，或者没有成熟到值得并入到基带架构中的程度。为了解决该问题，可以在外部协处理器(例如，设置在基带芯片外部的协处理器)上实现用于支持基带处理器上不可用的特定标准和/或具体加速器或优化的专用硬件。随着新标准或能力的出现，专用协处理器可以被设计为在不需要对DSP本身进行专门修改和/或添加(即，无需修改集成在芯片上的核心DSP(core DSP))的情况下实现期望的功能。

另外，这还有利于DSP利用未驻留在DSP芯片上的其他功能来实现特定处理应用。例如，各种硬件加速器、专用滤波组件、噪声减少算法以及其他信号处理功能可以使本身无法实现期望的特定功能的DSP获益。相应地，各种设计情况可以从具有能够与外部协处理器通信以利用由该外部协处理器提供的功能的DSP的系统结构中获益。

要在DSP和协处理器之间进行接口连接，就必须将信息从DSP内部的总线传输到协处理器内部的总线。即，通常必须在芯片外传输并获取数据。存在多种总线接口标准(例如，通用串行总线(USB)、PCI-Express、PCI-X、RapidIO等)，这些总线接口标准为串行和并行总线传输建立了各种协议。然而，这些标准是在特定设计考量的情况下开发出来的并且具有具体目标和优先级，因此可能不适用于DSP和协处理器之间的接口连接。

发明内容

根据本发明的一个实施方式包括一种在主处理器上实现的并适于在主处理器和外部协处理器之间传输数据的接口，该接口包括：在所述主处理器上实现的主侧接口；以及在所述协处理器上实现的从侧接口，其中所述主侧接口被配置成传输往来于所述主处理器内部的主处理器总线和所述从侧接口的信息，并且所述从侧接口被配置成传输往来于所述主侧接口和所述协处理器内部的协处理器总线的信息，所述接口适于执行由所述主侧接口发起的第一读操作和由所述从侧接口发起的第二读操作。

根据本发明的另一实施方式包括一种适于在主处理器和外部协处理器之间传输数据的接口，该接口被配置为执行至少一种类型的写操作和至少一种类型的读操作，该接口包括：多条物理线，其连接所述主处理器和所述协处理器，经由该物理线来传输信息；至少一个写缓冲器，其存储与多个写操作相关的写信息；至少一个读缓冲器，其存储与多个读操作相关的读信息；同步组件，其耦接到所述多个写缓冲器和所述多个读缓冲器，该同步组件适于经由所述多条物理线来传输所述写信息和所述读信息；以及优先级寄存器，其存储当所述至少一个写缓冲器和所述至少一个读缓冲器中的一个以上的缓冲器分别含有要传输的写信息和读信息时指示多个优先级方案中的一个的值，该优先级方案用于控制所述同步组件经由所述多条物理线来传输所述写信息和所述读信息的顺序。

根据本发明的另一实施方式包括一种在主处理器和外部协处理器之间传输数据的方法，该主处理器具有适配的主侧接口并且该协处理器具有从侧接口，该方法包括当执行第一读操作时经由所述主侧接口执行传输往来于所述主处理器内部的主处理器总线和所述从侧接口的信息的动作，以及经由所述从侧接口传输往来于所述主侧接口和所述协处理器内部的协处理器总线的信息的动作，其中由所述主侧接口发起所述第一读操作。该方法还包括当执行第二读操作时经由所述从侧接口执行从所述协处理器总线向所述主侧接口传输信息的动作，以及经由所述主侧接口从所述主侧接口向所述主处理器接口传输信息的动作，其中由所述从侧接口来发起该第二读操作。