[发明专利]逻辑电路、含逻辑电路的集成电路和操作集成电路的方法

权利要求书

1.一种逻辑电路，包括：

至少一个可变电阻器件，其被配置成所述至少一个可变电阻器件的电阻值根据至少一个选择的值而变化，所选择的值是从输入信号的电压和电流当中选择的，并且所述至少一个可变电阻器件被配置成记忆所述电阻值，

其中，所述逻辑电路被配置成，通过设置记忆的电阻值来存储多电平数据。

2.如权利要求1所述的逻辑电路，其中，所述输入信号是多比特信号。

3.如权利要求1所述的逻辑电路，还包括：

写入单元，其包括所述至少一个可变电阻器件，所述写入单元被配置成，通过基于所述至少一个选择的值和写入使能信号设置所述至少一个可变电阻器件的电阻值，由此向可变电阻器件写入所述多电平数据；以及

读取单元，其被配置成，读取与所设置的至少一个可变电阻器件的电阻值和读取使能信号相对应的多电平数据。

4.如权利要求3所述的逻辑电路，其中，所述写入单元被配置成，如果所述写入使能信号被激活，则使得流过所述至少一个可变电阻器件的电流根据所述至少一个选择的值而变化。

5.如权利要求3所述的逻辑电路，其中，所述写入单元包括：

第一写入开关，其连接在第一电源电压端和第一节点之间，并且被配置成基于所述写入使能信号的反信号而接通；

电流源单元，其连接在第一节点和第二节点之间，并且被配置成基于所述输入信号而接通并向第二节点供应写入电流；

所述至少一个可变电阻器件，其连接在第二节点和第三节点之间；以及

第二写入开关，其连接在第三节点和地电压端之间，并且被配置成基于所述写入使能信号而接通。

6.如权利要求5所述的逻辑电路，其中，所述读取单元被配置成，如果所述读取使能信号被激活，则所述读取单元通过感测第二节点的电压来读取与所设置的至少一个可变电阻器件的电阻值相对应的多电平数据。

7.如权利要求6所述的逻辑电路，其中，所述读取单元包括：

第一读取开关，其连接在第二电源电压端和第四节点之间，并且被配置成根据所述读取使能信号的反信号而接通；

偏置单元，其连接在第四节点和第二节点之间，并且被配置成根据偏置信号而接通并向第二节点供应读取电流；以及

第二读取开关，其连接在第三节点和所述地电压端之间，并且被配置成根据所述读取使能信号而接通。

8.如权利要求7所述的逻辑电路，其中，所述电流源单元包括电流源开关，所述偏置单元包括偏置开关，并且所述电流源开关的大小大于所述偏置开关的大小。

9.如权利要求7所述的逻辑电路，其中，所述偏置单元包括偏置开关，

其中，所述偏置开关的大小被配置成，使得所述偏置开关不影响所设置的至少一个可变电阻器件的电阻值。

10.如权利要求5所述的逻辑电路，其中，所述读取单元被配置成，如果所述读取使能信号被激活，则所述读取单元通过感测第三节点的电压来读取与所设置的至少一个可变电阻器件的电阻值相对应的多电平数据。

11.如权利要求10所述的逻辑电路，其中，所述读取单元包括：

第一读取开关，其连接在第二电源电压端和第二节点之间，并且被配置成基于所述读取使能信号的反信号而接通；

偏置单元，其连接在第三节点和第四节点之间，并且被配置成基于偏置信号而接通并向第三节点供应读取电流；以及

第二读取开关，其连接在第四节点和所述地电压端之间，并且被配置成基于所述读取使能信号而接通。

12.如权利要求11所述的逻辑电路，其中，所述电流源单元包括电流源开关，所述偏置单元包括偏置开关，并且所述电流源开关的大小大于所述偏置开关的大小。

13.如权利要求11所述的逻辑电路，其中，所述偏置单元包括偏置开关，并且所述偏置开关的大小被确定，以使得所述偏置开关不影响写入所述至少一个可变电阻器件的电阻值。