[发明专利]随机激励闪存模型验证方法

权利要求书

1.一种随机激励闪存模型验证方法，其特征在于，依据与非闪存操作命令权重编写伪汇编命令权重脚本；

依据与非闪存模型读取与非闪存参数和测试条件，配置与非闪存模型接口驱动；

调用所述伪汇编命令权重脚本随机产生汇编伪命令，并通过以命令权重为约束条件产生预定总数的汇编伪命令，而生成伪汇编测试序列；

解析所述伪汇编测试序列，通过接口驱动对闪存模型进行测试。

2.根据权利要求1所述的随机激励闪存模型验证方法，其特征在于，随机产生的汇编伪命令后，判断该汇编伪命令对应的与非闪存命令是否必须跟随其他与非闪存命令，若需要则产生跟随与非闪存命令，若不需要，则判断是否完成预定的汇编伪命令总数，若已完成，则声称伪汇编测试序列终止，否则继续随机产生汇编伪命令。

3.根据权利要求2所述的随机激励闪存模型验证方法，其特征在于，根据所产生的汇编伪命令对应的与非闪存命令是否需要定位与非闪存地址，若需要，则在所产生的汇编伪指令后约束操作地址，若不需要，省略操作地址。

4.根据权利要求3所述的随机激励闪存模型验证方法，其特征在于，汇编伪指令包含的内容为首先是发送的操作指令，然后依据该操作指令操作与非闪存模型，最后是含有操作地址时定位与非闪存操作地址。

5.根据权利要求1所述的随机激励闪存模型验证方法，其特征在于，在测试平台中集成参考模型，进而，在对与非闪存模型进行操作后，与该参考模型进行匹配比对，以保证与非闪存工作的正确性。

6.根据权利要求5所述的随机激励闪存模型验证方法，其特征在于，所述参考模型为一个读参考模型，对读与非闪存模型操作的结果进行对比。

7.根据权利要求1所述的随机激励闪存模型验证方法，其特征在于，还包括对与非闪存操作时的时序检测步骤。

8.根据权利要求7所述的随机激励闪存模型验证方法，其特征在于，测试环境有Verilog编写，且所述时序检测的时序检测模块为Verilog生成。