[发明专利]自刷新脉冲产生电路

说明书

相关申请的交叉引用

本申请要求2011年11月4日在韩国知识产权局提交的韩国专利申请：编号10-2011-0114797的优先权，其通过引入整体并入。

技术领域

本发明涉及一种自刷新脉冲产生电路以及刷新存储器的方法，具体地本发明涉及一种自刷新脉冲产生电路以及刷新存储器的方法，能够通过在进入自刷新模式之后产生具有在初始周期处受控的周期的自刷新脉冲。

背景技术

有别于SRAM(静态随机存取存储器)或闪存存储器，DRAM(动态随机存取存储器)可能会随着时间的推移丢失存储在存储器单元中的数据。为了防止这种现象，要求在每个预定的时间段恢复存储在存储器单元中的数据的操作。这样的操作称为刷新。通过在存储体中的单元的保留时间内激活字线至少一次以及感测和放大存储在单元中的数据来执行刷新。保留时间是指期间存储在单元中的数据可以维持而无需刷新的时间。

图1是示出当字线被激活时在字线之间发生的干扰的图。

参考图1，第二字线WL<2>邻近第一和第三字线WL<1>和WL<3>。一般，当字线被激活时，高电压VPP被施加到字线，这样电磁干扰在字线之间发生。当激活第一和第三字线WL<1>和WL<3>时，响应于在第一和第三字线WL<1>和WL<3>之间的电磁干扰，少量的电压在第二字线WL<2>中生成。因此，通过将第二字线WL<2>分别耦合到单元的单元晶体管生成泄漏电流。每个单元的保留时间由于这种泄漏电流而减少。

因此，当在与第二字线WL<2>相邻的第一和第三字线WL<1>和WL<3>被激活后立即进入刷新模式时，因为耦合到第二字线WL<2>的单元的保留时间减少，所以可能会发生刷新失败。也即，参考图2，当具有预设周期t₀的刷新脉冲PSRF被输出以执行从时间点T1到时间点T2的刷新操作时，在耦合到第二字线WL<2>的单元的保留时间过去之后产生刷新脉冲RSRF。因此，发生刷新失败。

发明内容

本发明的实施例涉及一种自刷新脉冲产生电路，能够通过在进入自刷新模式之后产生具有在初始周期处受控的周期的自刷新脉冲来防止刷新失败。

在一个实施例中，自刷新脉冲产生电路包括：控制信号产生器，配置来产生在自刷新模式的初始周期中确定(assert)的控制信号；和自刷新脉冲产生器，配置来产生在自刷新模式中具有响应于控制信号控制的周期的自刷新脉冲。

在另一个实施例中，一种自刷新脉冲产生电路包括：脉冲产生单元，配置来响应于自刷新信号产生第一和第二脉冲；和自刷新脉冲输出单元，配置来响应于在自刷新模式的初始周期中确定的控制信号选择地输出第一或第二脉冲以作为自刷新脉冲。

在另一个实施例中，一种刷新存储器的方法包括：在刷新循环期的初始周期选择地输出一系列具有第一周期的第一脉冲作为自刷新脉冲信号；以及在初始周期之后的刷新循环期的剩余部分，选择地输出一系列具有第二周期的第二脉冲作为自刷新脉冲信号，其中初始周期是用于通过由自刷新脉冲信号计时的计数器计数全部行地址的时间量。

附图说明

通过结合附图的以下具体描述，将更清楚地理解以上和其它方面、特征和优点，其中：

图1是示出当字线被激活时在字线之间发生的干扰的图。

图2是说明传统刷新脉冲产生电路的操作的时序图。

图3是说明根据本发明的实施例的示范自刷新脉冲产生电路的框图。

图4是在图3中示出的自刷新脉冲产生电路中包括的示范控制信号输出单元的电路图。

图5是在图4的控制信号输出单元中包括的示范输出部分的电路图。

图6是在图3中示出的自刷新脉冲产生电路中包括的示范自刷新脉冲输出单元的电路图；以及

图7是说明根据本发明的实施例的自刷新脉冲产生电路的操作的时序图。

具体实施方式

将参考附图描述本发明的实施例。但是，实施例仅用于说明的目的，而无意限制本发明的范围。

图3是说明根据本发明的实施例的示范自刷新脉冲产生电路的配置的框图。