[发明专利]存储控制器与存储系统

说明书

技术领域

本发明关于一种存储控制器，特别是一种具有时钟信号占空比调整机制的存储控制器与存储系统。

背景技术

当动态随机存取存储器(dynamic random access memory，DRAM)控制器存取DRAM时，该DRAM控制器传送一个时钟信号给该DRAM，该DRAM传送回一个DQS信号给DRAM控制器，用以对数据信号DQ进行取样。该取样信号DQS根据该时钟信号产生，且如果该时钟信号的质量不够好，如占空比(duty cycle)，被DRAM控制器所取得的数据可能会出现错误。

图1为具有平衡的时钟占空比的一DDR DRAM读取运作的时序图。在图1中，传送到DRAM的时钟信号的占空比为50％，这一来，受该时钟信号驱动的信号DQS的占空比也是50％。如此一来可以取得最佳的时序余裕(timing margin)。

图2为具有不平衡的时钟占空比的DDR DRAM读取运作的时序图。在这个例子中，传送给DRAM的时钟信号的占空比小于50％，因此，受该时钟信号驱动的信号DQS的占空比也小于50％，如此一来，DRAM控制器可能无法取得正确的信号DQ，而且也无法取得最佳的时序余裕。要注意的是，信号DQ的时序余裕是会根据占空比的大小而变化，且如果时序余裕小于预定值时，如图2中的A部份与C部份所示，该DRAM控制器会无法取得正确的数据。

发明内容

有鉴于此，本发明提供一种存储控制器和存储系统以解决上述问题。

本发明的一实施例提供一种存储控制器，用以控制一存储器，包括脉宽调制模块、电压比较器以及占空比校正装置。脉宽调制模块，用以接收时钟信号以产生第一电压。电压比较器，用以接收参考电压并比较该参考电压与该第一电压以产生比较结果。占空比校正装置，用以根据该比较结果调整该时钟信号的占空比。

本发明的另一实施例提供一种存储系统，包括存储器以及存储控制器。存储控制器用以控制该存储器，包括占空比检测器与占空比校准装置。占空比检测器，用以检测时钟信号的占空比的数值，并输出检测结果。占空比校准装置，根据该检测结果调整该时钟信号的该占空比。

本发明的另一实施例提供一种存储系统，包括存储器以及存储控制器。存储控制器，用以控制该存储器，包括第一输入/输出接触垫、第二输入/输出接触垫、占空比校准装置以及占空比检测器。占空比校准装置，用以接收时钟信号并调整该时钟信号的占空比，以输出已校准时钟信号，其中该已校准时钟信号透过该第一输入/输出接触垫传送到该存储器。占空比检测器，用以透过该第二输入/输出接触垫接收该已校准时钟信号并检测该已校准时钟信号的占空比的数值，并输出检测结果，其中该占空比校准装置根据该检测结果调整该时钟信号的该占空比。

本发明提供的存储控制器和存储系统能调整时钟信号的占空比以减少信号传送时所造成的失真。

附图说明

图1为具有平衡的时钟占空比的一DDR DRAM读取运作的时序图；

图2为具有不平衡的时钟占空比的DDR DRAM读取运作的时序图；

图3为根据本发明一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图；

图4为根据本发明的另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图；

图5为根据本发明一实施例的占空比校正器的示意图；

图6为根据本发明另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图；

图7为根据本发明一实施例的时钟信号占空比调整方法的流程图；

图8为根据本发明一实施例的占空比调整器的示意图；

图9为图8的占空比调整器的运作范例的波形图；

图10为根据本发明一实施例的占空比检测器的功能方块示意图；

图11为图10的占空比检测器的运作范例的波形图。

具体实施方式

在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图3至图11说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。