[发明专利]用于10GEPON或XG-PON OLT或ONU SERDES的通用接口方法

权利要求书

1.用于10GEPON或XG-PON OLT或ONU SERDES的通用接口方法，其特征在于，包括两个步骤：接口功能定义，以及根据接口功能定义设计通用的SERDES接口模块，

接口功能定义具体如下：定义10GEPON和XG-PON系统复用的接口信号，且所有信号均为10GEPON和XG-PON系统复用，定义的各接口信号分别是：

1）与光模块的串行接口信号，共有2个，

SIN_3G和SOUT_3G：采用3G的收发电路，用于发送或接收1.25Gbps和2.5Gbps的高速差分信号，

SIN_10G和SOUT_10G：采用10G的收发电路，用于发送或接收10Gbps的高速差分信号，

2）控制信号，共有8个，

模式选择信号MODE_SEL：用于10GEPON或XG-PON模式选择，

OLT或ONU选择信号OLT_ONU_SEL：用于OLT或ONU模式选择，即选择工作于OLT或ONU方式，

工作速率选择信号RATE_SEL：用于速率选择，

LLEB：线路环回使能控制，

DLEB：诊断环回使能控制，

RESET：复位控制，

TEST_MODE：设置芯片工作在测试模式下，

TX_EN：发送使能，

通过对控制信号MODE_SEL、OLT_ONU_SEL和RATE_SEL的设置，实现设置接口的各种工作方式，

3）参考时钟，共有2个，

RX_REFCLK：接收侧参考时钟，在10GEPON模式下，为644MHz或125MHz，在XG-PON模式下，为622MHz或155MHz，

TX_REFCLK：发送侧参考时钟，在10GEPON模式下，为644MHz或125MHz，在XG-PON模式下，为622MHz或155MHz，

4）状态指示，共有4个，

TX_LOCK：发送侧锁相环锁定指示，

RX_LOCK：接收侧锁相环锁定指示，

RX_LOS：接收信号丢失指示，

TEST_OK：测试通过指示，用于芯片自动检测完成指示，芯片内部有PRBS发生器及BERT，在进入测试模式后，进行自检测，检测通过将会给出这个指示，

5）并行接口数据及时钟信号，共有4个，

DOUT：并行接口数据输出，

DIN：并行接口数据输入，

RXCLK：并行接口接收侧时钟，

TXCLK：并行接口发送侧时钟，

根据控制信号MODE_SEL、OLT_ONU_SEL和RATE_SEL的不同，并行接口数据及时钟信号的数据位宽度和频率不同，实现满足不同系统和不同设备的各种要求，

6）串行控制接口信号，用于微机口对SERDES的控制，共有2个，

SDA：串行控制数据线，

SCL：串行控制时钟线。

2.如权利要求1所述的用于10GEPON或XG-PON OLT或ONU SERDES的通用接口方法，其特征在于：所述根据接口功能定义设计通用的SERDES接口模块中，按接口功能定义将各电路单元划分为：接收侧电路、发送侧电路、环回和测试电路以及串行控制接口电路。